탄탈룸막 칩 커패시터 공정이란

탄탈륨막 칩 커패시터 공정은 기존 D램 제조용 화학물질인 실리콘 재료 대신 강유전체 물질 및 고유전체 화합물질인 탄탈륨을 사용, 증착신뢰성을 향상시키는 공정으로 설명된다.

현재 D램의 커패시터 유전막 물질로 사용중인 실리콘산화막(SiO₂)이나 실리콘질화막(Si₃N₄)등 산화/질화막의 경우 유전율이 매우 낮아 2백56MD램 이상의 고집적 반도체 커패시터의 축전용량을 얻기 어렵다.

적정한 축전용량을 얻기 위해서는 커패시터의 구조를 입체적으로 복잡하게 설계하는 수밖에 없기 때문이다.

하지만 커패시터를 입체형으로 설계하게 되면 전체적으로 커패시터가 너무 높아지기 때문에 목표로 하는 셀 사이즈를 구현할 수 없을 뿐 아니라 공정상의 한계와 공정 단계의 증가로 생산성이 낮아지고 비용이 높아져 2백56MD램 이상의 반도체 생산에는 적용하기가 어려운 한계를 가지고 있다.

이같은 문제를 해결하기 위한 방안으로 나타난 것이 바로 실리콘 산화막보다 유전율이 높은 물질을 증착하는 방법.

현대전자가 개발한 탄탈륨막을 이용한 증착공정은 기존 산화/질화막보다 전하 보존 용량이 2배이상 증가되고 전류가 누설되는 현상도 방지되는 등 우수한 전기적 특성을 가지고 있다는 점 때문에 0.18㎛이하의 D램 제조공정에 적합한 기술로 부상하고 있다.

이 때문에 세계 반도체 소자 및 장비업체들은 탄탈륨막을 이용한 반도체 커패시터를 증착할 수 있는 공정 및 장비 개발에 경쟁적으로 나서고 있는 상황이다.

<최승철 기자>