450단 셀 웨이퍼 2장 접합
웨이퍼 휨·정렬 오류 극복
中 물량·가격 공세 맞대응
삼성전자가 세계 최초로 900단 클래스 V낸드 프로토타입(시제품) 기술 구현에 성공하며 '1000단 낸드' 시대에 한 걸음 더 다가섰다. 최근 경쟁사들과의 적층 경쟁이 치열한 가운데, 단숨에 초격차 기술을 확보했다는 평가가 나온다.
25일 반도체 업계에 따르면 삼성전자는 최근 450단 셀 웨이퍼 2장을 하나로 접합하는 '셀 멀티 본딩(CMB)' 기술을 활용해 900단 클래스 V낸드 통합 시스템을 구현했다.
데이터를 저장하는 낸드플래시는 인공지능(AI) 서버, 스마트폰, 데이터센터 저장장치(SSD)의 핵심 부품이다. 아파트처럼 단수를 높게 쌓을수록 용량을 늘려 한정된 칩 크기 안에 더 많은 데이터를 담을 수 있고 전력 효율도 극대화된다. 고용량·고효율 부품이 필수인 AI 서버 및 온디바이스 AI 시장의 패권을 잡기 위한 핵심 기술로 꼽힌다.
현재 양산 시장에서는 SK하이닉스가 321단 4D 낸드를 앞세워 가장 높은 단수를 기록 중이다. 하지만 삼성전자는 올해 10세대 V낸드(V10·400단 이상) 양산 준비와 동시에, 연구 단계에서 단숨에 900단 고지까지 밟으며 차세대 낸드 시장에서 유리한 위치를 점했다.
삼성전자는 이번 연구 결과에 대해 “정상적인 셀 동작 특성을 검증했다(Normal cell operation characteristics were verified)”고 밝혀, 단순한 이론적 적층을 넘어 실제 구동이 가능한 수준의 기술력임을 강조했다.
삼성전자는 지난 2013년 세계 최초로 3D V낸드를 상용화한 이후 적층 한계를 극복하기 위해 끊임없이 공정을 진화시켰다. 과거에는 미세한 구멍을 한 번에 뚫어 쌓는 '단일 스택' 방식을 썼으나, 단수가 높아질수록 웨이퍼가 휘거나 정렬이 어긋나는 물리적 한계에 부딪혔다.
삼성전자는 900단 구현 과정에서 최대 걸림돌이었던 웨이퍼 휨(Warpage) 현상을 고도화된 상부 척(Upper Chuck) 설계 도입으로 해결했다. 또한 접합 시 발생하는 미세한 정렬 어긋남(Misalignment) 오류는 독자적인 '새 오버레이 보정(Overlay Correction)' 기술로 극복했다. 새로 도입한 비트라인(BL) 및 워드라인(WL) 구조 덕분에 전력 소비량과 칩 크기를 동시에 줄이는 유의미한 성과도 거뒀다.
세계 시장에서는 중국이 양쯔메모리(YMTC)를 중심으로 낸드 적층 300단급 양산 문턱에서 한국 기업을 추격 중이다. 정부 지원과 현지 장비 국산화로 생산 능력 확대와 기술 고도화를 동시에 꾀하고 있다.
YMTC가 연내 300단 이상 양산에 성공하면 가격 경쟁이 치열해져 한국 기업 수익성을 압박할 가능성이 높다. 이 때문에 삼성전자의 900단 구현은 중장기적으로 기술 장벽을 세우는 전략적 대응이라는 측면에서 높게 평가된다.
업계 관계자는 “900단 낸드 기술은 단순히 300단의 3배가 아니라, 적층 공정 패러다임을 바꾸는 기술”이라며 “이는 글로벌 고객사에게 삼성이 여전히 기술 리더라는 메시지를 주며, 중국 기업의 물량과 가격 공세를 제한하는 효과를 낼 것”이라고 말했다.
이형두 기자 dudu@etnews.com
