KAIST, 전기적 위상 결함 기술 개발... 강유전체 메모리 구현 '기반'

KAIST(총장 신성철)가 차세대 저장매체인 강유전체 메모리 구현을 위한 '전기적 위상 결함 제어기술'을 개발했다. 차세대 고성능 메모리 구현을 위한 기반 기술이다.

KAIST는 양찬호 물리학과 교수팀이 강유전체 나노구조에서 전기 결함을 만들고 지울 수 있는 기술을 개발했다고 8일 밝혔다.

Photo Image
전기적 위상 결함 개수를 조절해 만든 다양한 구조

전기 위상 결함은 물리학 개념으로, 전기장으로 특정 경계 조건을 만들 때 내부에 생기는 전기 특이점을 뜻한다. 경계 조건에 따라 특이점의 개수가 정해진다. 특이점은 소용돌이 형태의 분극 구조다. 납작한 판형 구조 테두리에 전기장을 가하면 조건에 따라 내부에 나노미터(㎚) 크기의 소용돌이 구조가 생기거나 줄어든다. 이를 이용해 정보저장 매체를 만드는 것이 가능하다. 특이점의 크기가 미세해 고밀도 소자를 구현할 수 있다. 외부의 자극에도 강하다.

기반 소재로는 강유전체가 떠오르고 있다. 강유전체는 외부 전기장 없이 스스로 분극을 가진다. 적은 에너지로 특이점을 생성할 수 있어 효율이 높다. 하지만 학계의 연구는 초보단계에 머물러 있다. 강유전체에서 위상 결함 안정화, 조절하는 연구가 부족했다.

Photo Image
양찬호 KAIST 물리학과 교수(왼쪽), 김광은 박사과정

연구팀은 강유전체에서 전기적 위상 결함 제어에 성공했다. 아랫면보다 윗면이 넓은 접시형 구조에서 전기 위상 결함이 잘 구현되는 것을 발견, 연구에 활용했다.

연구팀은 이번 연구로 고밀도, 고효율, 고안정성을 갖춘 위상학 결함 기반 강유전 메모리 구현을 위한 핵심 원리를 제시했다고 말했다.

양 교수는 “강유전 메모리 구현을 앞당길 수 있게 됐다”면서 “강유전체는 부도체지만 전기 위상 결함에는 전기가 통해 새로운 양자소자 연구도 가능해질 것”이라고 말했다.


대전=김영준기자 kyj85@etnews.com


브랜드 뉴스룸