수볼타는 미국 샌프란시스코에서 열리는 `2012 국제전자소자학회(IEDM)에서 자사 DDC(Deeply Depleted Channel) 공정 기술을 적용한 공정이 표준공정보다 전력 소모량을 절반으로 줄인다고 11일 발표했다.
DDC는 저전력 CMOS 공정에 이용되는 기반(플랫폼) 기술이다. 수볼타는 CMOS 공정 관련 기술을 개발, 반도체 외주생산(파운드리) 업체에 라이선스를 제공하는 회사다.
수볼타의 DDC 기술을 적용한 후지쯔 반도체 공정은 링 진동자(Ring Osciilator) 회로에서 같은 진동주파수일 때 전력 소모량이 약 50% 줄었다고 회사측은 설명했다. 같은 전력을 쓸 때 반도체 성능은 30% 개선됐다. 문턱전압(VT) 변화폭이 1시그마 개선됐고, 저 전원전압(VDD)에서 드라이브전류(IEFF)는 80%까지 상승했다.
후지쯔는 DDC 기술을 라이선스한 첫번째 고객사다. 55nm 공정에서 양산한 제품은 내년 상반기에 출시된다.
오은지기자 onz@etnews.com
