반도체 패키징은 말 그대로 반도체를 포장하는 것이다. 회로가 그려진 실리콘웨이퍼를 충격으로 보호하면서 그 안에 그려진 회로를 주 기판에 잘 연결하는 것이 역할이다.
패키징의 시작은 웨이퍼를 가공하는 것에서부터 시작한다. 팹에서 나온 웨이퍼는 흔히 사진을 통해 볼 수 있는 것처럼 크고, 비교적 두꺼운 상태다. 패키징 업체는 생산업체로부터 이 웨이퍼를 넘겨 받아, 얇게 갈아내는 작업부터 한다. 최대한 얇게 패키징하기 위해서다. 현재 기술 수준으로는 40마이크로미터의 두께 정도까지 얇게 만들 수 있다. 2013년에는 20마이크론미터 정도까지도 가능해 질 것으로 보인다.
이 단계를 거친 후 웨이퍼를 실제 반도체 기능을 하는 ‘다이(die)’ 별로 자른다. 웨이퍼 한 장당 수백·수천개의 다이로 구성된다. 다이아몬드로 만든 블레이드나 UV 레이저를 이용해 잘라낸다. 잘라내는 데에도 기술이 필요하다. 빠르고 깨끗하게 잘라내는 것이 생산성의 핵심이다. 칩 간 간격을 최대한 줄일 수 있도록 잘라내는 것도 기술력에 따라 차이가 난다.
잘라낸 다이는 흔들리지 않도록 PCB에 붙여야 한다. 여기에 와이어 본딩(얇은 금 선)을 해야 신호를 연결할 수 있다. 전기적 신호를 손실 없이 잘 전달하기 위해 금을 이용했으나, 최근 금값이 상승하면서 이를 다른 소재로 바꾸려는 시도가 진행되고 있다. 그 중 하나가 구리다. 구리 와이어를 사용하면 원가는 절감할 수 있지만 녹이 스는 위험이 있어 이를 방지하는 기술이 또 필요하다.
이렇게 연결된 다이가 외부 충격으로부터 안전하기 위해서는 몰딩하는 작업이 필요하다. 외부 PCB와의 연결을 위해 I/O 단자를 붙이는 범핑작업도 해야 한다.
패키징에서만 기본 10여가지 공정이 진행되는 것이다.
최근에는 이러한 단계를 넘어 칩이 차지하는 공간을 더욱 줄이기 위해 다이를 적층하는 기술까지 발전하고 있다. 패키지 위에 패키지를 올리는 PoP, 실리콘 내에 구멍을 뚫어 연결하는 TSV 등이 최근 각광 받는 기술이다. 쌓아올릴 때에도 얼마나 얇게 쌓아올릴 수 있느냐가 기술력을 좌우한다.
김승모 앰코테크놀로지코리아 차장은 “TSV는 연결을 위해 다이 내에 수천 개의 구멍을 뚫어야 하는데 그 중 하나만 잘못돼도 칩 불량이 발생한다”며 “그 정도로 패키징 공정 하나하나가 고도의 기술을 필요로 한다”고 말했다.
문보경기자 okmun@etnews.com
