KPCA, 전자회로기판 기술 로드맵 발간

　인쇄회로기판(PCB) 산업의 고도화를 위해 내장형 패턴과 임베디드 PCB 등 고부가가치 제품의 연구개발을 활성화해야 한다는 지적이다. 전자제품의 경박단소화와 반도체의 고밀도화에 대응해 회로폭을 좁힐 수 있는 기술 개발도 관건으로 부상했다.

한국전자회로산업협회(KPCA·회장 반완혁)은 부품연구원 및 업계 관계자 조사 결과를 바탕으로 이 같은 내용을 담은 ‘전자회로기판 기술 로드맵’을 발간했다고 12일 밝혔다.

로드맵은 PCB 표면이 아니라 절연판 안에 회로를 내장하는 내장형 패턴 기술이 향후 핵심 기술로 제시했다. 기판 내부에 저항과 콘덴서 등 수동부품을 내장하거나 특성을 구현할 수 있는 임베디드 PCB 기술 개발도 요구됐다.

반도체 회로폭이 현재의 66㎚ 수준에서 2010년께 45㎚ 이하로 감소할 것으로 예상됨에 따라 반도체 패키징용 기판의 회로폭도 25㎛ 이하로 감소해야 한다고 밝혔다. 주로 사용되는 반도체 패키징용 기판의 회로폭은 30㎛ 수준이다.

반도체의 두께가 중요한 기술 요소로 등장함에 따라 기판에 사용되는 전해동박(CCL)의 두께도 현재의 절반 수준인 30㎛ 수준까지 얇아져야 한다고 덧붙였다.

정지욱 KPCA 부장은 “PCB의 회로폭을 줄이는 것은 현재의 주력 시장인 반도체 패키징과 IT 제품의 경박단소화에 대응하기 위한 것”이라며 “내장형 패턴과 임베디드 PCB 등 고부가가치 제품 개발이 향후 성장을 견인하는 핵심 기술 과제로 부상했다”고 말했다.

양종석기자@전자신문, jsyang@