하이닉스, 54나노 1기가D램 3분기 양산

　하이닉스반도체가 D램 개발기간을 1분기 이상 줄이고 웨이퍼당 칩 생산량을 늘려 수익성 제고에 나선다. 매출액 대비 연구개발(R&D) 비중도 지난해 6%에서 올해 8%로 확대하고 내년에는 10%까지 끌어올릴 계획이다.

하이닉스(대표 김종갑 www.hynix.co.kr)는 이르면 2분기에 54나노 1Gb DDR2 D램을 개발, 3분기부터 양산하고 44나노 1Gb DDR3 D램도 올해 개발에 착수해 내년 상반기에 개발을 완료하기로 했다고 10일 밝혔다.

하이닉스는 낸드플래시의 경우 48나노에서 20나노까지의 기술 개발을 연속선상에서 동시에 진행해 연구개발 효율을 극대화할 계획이다. 48나노 제품을 1분기에 개발해 2분기부터 양산체제에 들어가고 41나노 제품도 연말에 개발할 예정이다. 차세대 저장장치로 부상한 솔리드스테이트디스크(SSD)도 하반기에 128Gb 제품을 출시한다.

하이닉스는 2010년부터 차세대 반도체인 상변화메모리(P램), 수직자기형 비휘발성메모리(STT램), 저항변화메모리(Re램) 등 차세대 메모리 개발에도 나서 지속성장을 위한 미래기술도 확보한다는 계획이다.

주문정기자@전자신문, mjjoo@