시높시스, 45나노 이하 공정편차 해결 DFM 출시

　시높시스코리아(대표 신용석)는 45㎚ 이하의 반도체를 설계할 때 공정 과정의 편차문제를 해결하는 프로세스 인식 디자인포매뉴팩처링(PA-DFM) 제품군인 ‘자이스모스’와 ‘파라모스’를 출시했다고 19일 밝혔다.

초미세 공정으로 발전할 수록 회로 선폭이 너무 얇아서 설계한 대로 반도체 회로가 생성되지 않는 문제가 발생하며, 이를 해결하기 위해 DFM이 필요하다. 시높시스가 이번에 내놓은 제품은 45나노 공정 이하의 미세 공정에 적용할 수 있는 DFM으로, 기존 수율 분석 툴을 보완하는 역할을 한다.

자이스모스와 파라모스는 생산 과정에서 나타나는 편차 정보를 설계 단계에 다시 연결시켜 반도체설계자산(IP)·셀· 메모리·아날로그 등을 설계하는 개발자들이 레이아웃을 최적화하고 수율을 극대화하는 제품이다. 이 제품은 설계 단계에서 물리적 공정에 대한 정확한 정보를 통합할 수 있어 설계와 제조 상호작용 과정에서 일어나는 매개 변수 편차를 해결할 수 있다.

문보경기자@전자신문, okmun@