[e월드]미국-인텔, 90nm 극소형 칩 양산

　반도체 제조업체들이 내년 하반기에 선폭 90나노미터 트랜지스터들을 집적한 칩 양산에 들어간다.

　이같은 극소형 칩 제조는 원자 크기의 트랜지스터 개발로 이어지고 휴대폰, 디지털카메라 등 전자기기의 소형화와 스마트화를 가속화시킬 것으로 기대된다. 캘리포니아주 샌타클래라에 본사를 둔 세계 최대 칩 제조사 인텔은 최근 뉴욕주 이스트피시킬(East Fishkill)에 있는 자사 공장에서 내년 하반기부터 회로선폭 90나노미터 칩 양산에 들어간다고 밝혔다.

　인텔은 실리콘 게르마늄 같은 신소재를 사용해 단일 실리콘 조각에 컴퓨팅과 통신기능을 과거 어느 때보다 쉽게 통합하는 신공정에 따라 이같이 선폭 90나노미터 트랜지스터 칩을 양산할 예정이라고 덧붙였다. 선폭 90나노미터는 900억분의 1m다. 인텔은 2년마다 칩 회로를 축소해 오고 있으나 나노기술이 적용된 극소형 칩회로를 제조하기는 이번이 처음이다.

　선린 추(Sunlin Chou) 인텔 기술제조그룹 본부장 겸 부사장은 “얇은 선을 그으려면 일단 붓의 폭을 넓히면 되지만 결국은 붓솔을 가늘게 만들어야 한다”며 칩의 미세화를 설명하며 “칩 설계는 바로 이같은 솔을 설계하는 것”이라고 말했다.

　그는 “폭 90나노미터 트랜지스터 칩은 이론적으로 10억개의 트랜지스터를 집적할 수 있다”고 덧붙였다.

　현재 130나노미터 제조공정으로 만들어진 코드명 ‘매디슨(Madison)’ 칩에는 5억개 정도의 트랜지스터가 담겨 있으며 최신 인텔 펜티엄4 칩에는 5500만개의 트랜지스터가 들어있다. 칩 제조는 시간이 갈수록 엄청난 투자를 요구하고 있는데 인텔의 경우 경쟁사보다 계속 앞서가기 위해 올해 신규 공장 및 장비에 50억∼52억달러, 그리고 연구개발에 40억달러를 쏟아부을 계획이다. 인텔뿐 아니라 AMD와 텍사스인스트루먼츠(TI), IBM 등 인텔 경쟁사들도 내년 하반기에 선폭 90나노미터 트랜지스터 칩 제조에 들어갈 계획이라고 밝히고 있다. 새너제이 소재 VLSI리서치의 애널리스트 리스토 푸하카는 이에 대해 “어플라이드머티리얼스 등 칩 장비 제조업체 덕분에 인텔 경쟁사들이 인텔을 빠르게 쫓아갈 수 있을 것”이라고 평했다. 그는 “현 칩 세대의 경우 인텔과 IBM이 선두에 나선 반면 다른 경쟁사들은 공정향상에 많은 어려움을 겪고 있다”고 언급하며 “IBM과 인텔이 폭 90나노미터 칩 샘플 제조에 성공했으며 다른 경쟁사도 뒤를 바짝 쫓고 있다”고 지적했다.

　팻 겔싱어 인텔 최고기술책임자(CTO)는 “IBM이 실리콘 게르마늄을 사용한 지 수년이 지났다”며 “인텔이 PC용 칩 공정에 실리콘 게르마늄을 사용키로 한 것은 통신기능이 인텔에 얼마나 중요해졌는지를 잘 보여준다”고 말했다.

　인텔은 지난 수년 동안 수십억달러를 쓰면서 통신회사 수십곳을 인수하기도 했다. 푸하카는 폭 90나노미터 공정이 인텔과 IBM을 포함해 칩 제조업체마다 다르다고 지적하고 있는데 인텔은 ‘스트레인드 실리콘(strained silicon)’이라는 기술을 사용하고 있다. 이 기술은 밀가루 체 구멍 크기를 늘리는 것과 흡사한 방법으로 전류를 보다 빨리 흐르게 해 실리콘 원자의 결정 구조를 연장시킨다. 추 인텔 부사장은 이 공정으로 인텔 칩 속도를 20% 이상 향상시킬 수 있다고 자신하고 있다.

　반면 IBM은 인텔과 달리 스트레인드 실리콘 기술을 사용하지 않고 칩의 전력소모량 절감에 중점을 둔 실리콘 온 인슐레이터(SOI:Silicon On Insulator) 기술을 쓰고 있다. SOI는 절연효과가 뛰어나 칩의 유출 전류량과 전체적인 발열량을 줄여 트랜지스터를 보다 조밀하게 집적할 수 있게 해준다. AMD는 이미 IBM의 SOI 기술을 라이선스받은 상태다. 추 부사장은 한발 더 나아가 인텔이 오는 2007년에는 선폭 13나노미터 칩 제조공정도 시작할 수 있을 것이라고 예측하고 있다. 추 부사장은 “인텔은 무어의 법칙을 발표한 65년 칩 하나에 트랜지스터 30개를 집적했다”며 “오는 2010년이 되면 칩 하나에 트랜지스터 100억개를 올려놓을 수 있을 것”이라고 강조했다.

　<제이안기자 jayahn@ibiztoday.com>