이중 게이트 트랜지스터 개발 붐

　‘쓸데없이 누출되는 전류를 막아라.’

　주요 반도체 업체들이 반도체 공정이 점차 정교해지면서 문제가 되고 있는 전력 누출을 막기 위해 이중 게이트 트랜지스터 개발에 메달리고 있다.

　C넷에 따르면 IBM이 2개의 게이트를 갖고 있는 FIN-전계효과트랜지스터(FET)를 이용해 작동이 가능한 스태틱램을 만들어 냈다고 밝혔으며 인텔은 이번주 인텔개발자포럼(IDF)를 통해 다중게이트 트랜지스터 개발 계획을 공개할 예정이다. 또 이에 앞서 대만의 TSMC도 지난 6월 2개의 게이트를 갖춘 FIN-FET를 개발했다고 밝힌 바 있다.

　반도체 업체들이 이중 게이트 트랜지스터에 주목하고 있는 것은 전류 누출이 몇년전까지만 해도 문제가 되지 않았으나 트랜지스터 게이트와 기타 반도체 부품이 원자 몇 개의 두께로 작아지면서 심각한 문제로 부상하고 있기 때문이다.

　IBM마이크로일렉트로닉스의 수석 반도체 설계 메니저인 제프 웰서에 따르면 주요 반도체 업체들이 내년부터 본격적으로 가동에 들어갈 계획인 90㎚ 공정에서 생산되는 반도체는 전기의 약 절반 가량이 누출로 손실된다. 또 반도체의 전류 누출은 노트북 PC의 배터리 수명을 줄이고 서버의 소요 전력을 높이는 등의 부차적인 문제까지 가져오게 된다.

　이에 비해 이중 게이트 트랜지스터는 트랜지스터의 전류 흐름을 통제하는 게이트가 2개여서 각 게이트에 흘러드는 전류의 평균 양을 줄일 수 있기 때문에 전류 누출양이 줄어들게 된다. 이에 대해 웰서는 “호스에 흐르는 물을 멈추기 위해서는 한손으로 틀어쥐는 것보다 두손을 이용하는 것이 쉬운 것과 마찬가지 원리”라고 설명했다.

　또 이중 게이트 트랜지스터는 전류 누출을 막아줄 뿐 아니라 2개의 게이트로 보다 많은 전류를 흘릴 수 있기 때문에 반도체의 성능도 높여줄 것으로 기대된다.

　웰서는 “이중 게이트로 아마도 50% 정도의 성능 향상 효과를 얻을 수 있을 것”이라고 말했다.

　한편 IBM은 이중 게이트 트랜지스터에 대한 상세한 내용을 밝히지 않았으며 오는 12월 기술 콘퍼런스를 통해 이중 게이트 트랜지스터와 FIN-FET 트랜지스터에 금속층을 입히는 방법에 대해 다룬 기술 논문을 내놓을 계획이다.

　<황도연기자 dyhwang@etnews.co.kr>