반도체 디자인툴 "2001년 130nm로 단축"

　미국 반도체산업협회(SIA)가 21세기 반도체분야의 기술추세를 보여주는 「1999 세계 반도체기술 로드맵(99ITRS)」을 지난 22일 발표했다.

　ITRS는 2014년까지 향후 15년간 반도체기술의 흐름을 전망, 전세계 반도체업체들이 기술개발 노력을 같은 방향으로 집중하도록 하기 위한 것으로, 특히 이번 1999 로드맵에서는 최초로 미국 외에 유럽·일본·한국 등 전세계 업계의 의견을 반영한 것이 특징이다.

　이와 관련, SIA측은 유럽·일본·한국·대만·미국에서 각각 2명의 대표를 12개 워킹그룹에 파견해 로드맵 개발작업을 진행했다고 밝혔다.

　이 자료에 따르면 마이크로프로세서(MPU)의 경우 게이트 길이의 단축이 D램의 셀피치에 비해 빠르게 진행돼 2005년에는 D램 반 피치(Half Pitch)의 길이가 100나노미터(㎚)인 데 반해 MPU 게이트 길이는 65㎚가 될 전망이다.

　또한 2001년에는 D램과 로직 양 분야에서 130㎚ 디자인 룰이 적용될 것으로 예측됐다. 이와 관련, 텍사스인스트루먼츠(TI)는 2001년까지 130㎚ 제조공정을 도입할 계획이며 인텔과 IBM도 유사한 계획을 잡고 있는 것으로 알려졌다. 또한 대만의 주요 반도체 위탁생산업체인 TSM과 UMC도 2001년까지 130㎚ 제조방식을 채택할 예정이다.

　한편 2014년에는 35㎚ 디자인 룰을 채택한 반도체가 대량 생산되고 MPU 게이트 길이도 20㎚ 수준으로 떨어지는 한편, 공급전압도 고성능 프로세서에서는 0.6V, 배터리 장착시스템에 탑재된 집적회로(IC)에서는 0.3V 수준으로 낮아질 것으로 예측됐다.

　또한 2014년에는 D램의 용량이 64Gb로 늘어나고 MPU의 속도가 칩과 칩 사이에는 3.6㎓, 칩 내부는 13.5㎓로 향상될 것으로 전망됐다.

안경애기자 kaahn@etnews.co.kr