日 NEC, 기가급 D램 실용화기술 개발

일본 NEC가 D램의 셀(정보를 기록하는 최소단위)면적을 축소하는 기술과 캐퍼시터의 전하보유능력을 향상시키는 기술을 새로 개발했다.

일본 「電波新聞」의 최근 보도에 따르면 NEC는 셀의 가공 공정에서 정확히 위치를 맞출 필요가 없도록 셀의 구조를 개선하여,기존에 필요했던 여유 공간을 줄이는데 성공했다는 것이다.

새 기술은 신호판독선과 캐퍼시터를 기판과 접속할 때 접속위치가 다소 어긋나도 소자가 정상적으로 작동하도록 셀의 구조를 개선함으로서 개발됐다. 새 기술은 배선을 질화막으로 감싸거나 트랜지스터의 전극 위에 게루마늄을 첨가해 위치가 흐트러져도 쇼크가 일어나지 않도록 한 것으로, 이 기술을 이용해 0.15미크론의 미세가공기술을 시용해 셀을 시험 제작한 결과 셀의 면적을 0.23평방미크론으로 억제할 수 있었다는 것이다.이는 지금까지 개발된 D램 셀 가운데 가장 작은 크기이다.

NEC는 이와함께 캐퍼시터의 전하보유능력을 기존의 1.5배로 높이는데 성공했다. NEC는 전하를 축적하는 강유전체의 품질을 높이기 위해 성막온도를 높혔다.

NEC는 이 기술을 활용하면 4-16GD램 개발을 실현할 수 있을 것으로 보고 있다.

<심규호 기자>