[테마특강] 반도체 패키지 기술;차세대로 MCM칩이 주역

어느 누구든 최근 개최되고 있는 각종 국제 학술대회에 참석해보면, 한국 의대외적 위상이 높아진 것을 피부로 느낄 수 있다. 이는 반도체, 특히 메모 리분야에서의 시장 석권에 따른 현상이라 생각된다. 그러나 최근 중국과 대만의 후발 기업들이 반도체 분야에 대규모 투자를 시작했다. 우리나라가 현재의 우위를 지키기 위해선 이들 기업들과의 기술 격차를 유지하면서 경쟁을 최소화해야 한다. 이러한 노력의 일환으로 기술 집약도가 높은 비메모리의 비중을 높이는 방안이 그 설득력을 얻고 있다. 비메모리 반도체 확대를 위해서는 칩 설계 능력을 포함, 경쟁력있는 비메모리용 반도체 패키지의 설계 및생산 능력도 확보돼야 한다.

현재 0.25um 정도의 선폭을 가진 반도체 소자 형성 기술이 개발되고 있고0.4mm 피치의 표면실장 기술이 상업적으로 활용되고 있다. 여기서 반도체 패키지가 수행해야 할 기본 역할은 미소 반도체 소자에서부터 PCB까지 전기적 으로 연결하는 것이다.

이러한 목적으로 머리카락 굵기(약1백um)의 전선은 사용할 수 없다. 왜냐하면 최소한의 칩면적을 차지하면서 많은 신호선을 외부로 연결할 수 있을만큼 충분히 작은 구조물이어야 하기 때문이다. 동시에 반도체 패키지는 외부의 기계적 또는 화학적 충격에 대해 칩을 보호하고 칩의 동작중 발생된 열 을외부로 방출시키는 역할을 한다.

반도체 패키지의 출발점을 추적하는 것은 쉽지 않은 일이다. 편의상 현재사용되고 있는 DIP(Dual Inline Package)를 반도체 패키지 기술의 출발점으 로보면 메모리용 패키지는 소형, 고속을 추구하는 반면 상대적으로 기술적 난이도가 높은 비메모리용 패키지는 소형, 고속, 고출역, 다핀을 지향해 왔다. 그러므로 반도체 패키지의 핵심 기술은 소형, 고속, 고출역, 다핀으로 요약될 수 있다.

<>소형화(Compact Design) 휴대형 전화기나 노트북의 경쟁력은 크기(또는 무게)에 달려있다. 이러한 제품 소형화의 추세는 새로운 반도체 패키지의 출현을 유도했다. 패키지는 이러한 제품 소형화의 해결사로서 역할을 담당해야만 한다. 그러므로 반도체 패키지의 소형화는 모든 패키지에 공통적으로 적용되는 기술이다.

메모리용 패키지중 TSOP(Thin Small Outline Package)와 CSP(Chip Sized Package 는 통상 1mm 이하로 두께를 줄였으며, 3D패키지는 보다 많은 메모리를탑재하기 위해 3차원으로 적층 설계한 것이다.

최근 LG반도체가 발표한 BLP(Bottom Leaded Plastic)패키지는 기존 기술 및공정을 활용한 CSP의 일종이다. 비메모리 패키지에서 TQFP(Thin Quad Flat Package)는 기존 3.5mm의 QFP의 두께를 1.4mm로 얇게 설계한 것이다. 그리고 마이크로 BGA(Ball Grid Array)는 기존 BGA를 칩 크기로 패키지를 축소한 것이다. 반도체 패키지가 소형화되는 과정에서 환경에 대한 신뢰성이 떨어지는 것은불가피하다. 이러한 반도체패키지의 소형화에 따른 신뢰성을 유지시키는 것이 바로 패키지 엔지니어가 담당해야 할 연구과제이다.

고속화(High Speed) 1백MHz이상의 고속동작을 하는 컴퓨터는 내장된 패키지에서 발생되는 신호 의지연(Package Delay)이나 간섭(Cross Talk, Noise)이 문제를 야기해서는안된다. 이들은 어렵게 확보한 칩의 성능을 무력화시킬 수 있는 복병이기 때문이다. 가령 1백MHz로 동작하는 반도체를 종래의 패키지기술로 패키징을 하면 전체신호지연의 50% 이상이 패키지에서 발생될 수 있다. 물론 더 빠른 속도를 가진 반도체에서는 그 문제가 더욱 심각해진다. 설계과정에서 성능이 확인된 칩도 패키징공정 완료후 제대로 동작하지 않는 경우가 이의 단적인 예이다.

칩을 고속동작시키기 위한 패키지분야에서의 해결책은 칩에서 PCB에 이르는신호선의 길이를 최소화하는 것이다. 신호선의 길이가 길면 인덕턴스와 커 패시턴스값이 증가하고 신호 지연이나 신호 간섭 문제를 피할 수 없기 때문이다. 즉 고속동작을 지원하기 위한 패키지설계는 패키지 소형화에 귀착된 다. 다시말해 소형화된 모든 패키지는 우수한 전기적 특성을 가지고 있다고 할수 있다.

칩과 PCB사이를 전기적으로 연결시킨 이상적인 패키지는 IBM이 개발한 C4기술이다. 이것은 약 1백um정도의 미세한 솔더볼(Solder Ball)을 통해 신호 가전달되기 때문에 좋은 전기적 특성을 가지고 있다. 그러나 반도체 칩은 바로PCB에 실장해야 하기 때문에 일반 패키지로 사용하기에는 많은 제약이 따른다. 차세대를 대표하는 패키지로 MCM(Multi Chip Module)이 있다. MCM은 여러 개의 칩을 한개의 패키지내에 근거리 배치, 칩간 거리를 최소화한 것이어서전기적 특성이 우수하다.

다핀화 반도체 패키지의 다핀 실현은 복잡한 기능을 수행하는 비메모리 패키지의 핵심기술에 속한다. 한 개의 칩에 집적된 소자의 수가 많을수록 외부로 연결 되어야 할 신호선의 수는 많아져야 한다. 보다 많은 핀을 설치하기 위해서는비메모리용 패키지의 핀 배치를 살펴보면 쉽게 이해할 수 있다. DIP는 패키지의 두 장변을 이용하여 핀을 설치했다. 그러나 두 변보다는 네 변을 모두이용하는 것이 더 많은 핀을 설치할 수 있다. 그래서 QFP가 등장했고 60핀 수준에서 2백핀 이상으로 핀수를 증가시킬 수가 있다. 핀수의 증가는 핀의 피치를 줄임으로써 가능하다.

종래의 리드 프레임을 쓰지 않고 테이프 형태의 플리이미드에 리드를 형성 신호선간 피치를 획기적으로 줄인 TAB(Tape Automated Bonding) 기술이 소개됐다. 이 기술은 칩상의 신호선간 거리(ILB Pitch)를 50um까지 줄일 수있는것으로 TFT LCD 분야에서 가장 활발하게 사용되고 있다.

90년대 초 모토롤러에 의해 제안된 BGA는 핀배치를 패키지 사면에 국한하지않고 볼의 형태로 패키지 밑면에 분산 배치함으로써 6백핀 이상의 다핀 실현을 가능케했다. 또한 볼과 볼 사이의 거리는 QFP의 핀간 거리보다 훨씬 크기때문에 표면실장시 발생하는 불량을 줄일 수 있는 이점을 제공해준다. 반도체 패키지 기술은 여기서 멈출것 같지는 않다.

<>고출력 반도체 메모리의 소모 전력은 0.5W 이하이다. 그러므로 장시간 사용해도 온도 상승문제는 심각하지 않다. 그러나 컴퓨터의 핵심 부품인 마이크로 프로세서는 만질 수 없을 정도로 뜨겁다. 그러므로 1W 이상 전력 소모를 하는칩은 방열판이나 냉각팬을 설치, 적정 온도이하로 냉각시켜야 한다. 향후 반도체 패키지의 방열 재료로 다이아몬드가 관심을 끌고 있다. 다이아몬드는 일반 금속에 비해 1백배 정도의 높은 열전달 계수를 가지고 있어 국내외에서활발한 연구가 진행되고 있다.

컴퓨터와 같은 시스템을 설계하는 사람의 입장에서 반도체 패키지 기술은 통상 시스템 패키징(System Packaging)이란 용어로 설명된다. 시스템 패키징 을하는 사람들의 주관심사는 최적 패키지의 선정, 표면실장 및 외부 환경에 대한 신뢰성 등이다.

"가장 좋은 패키지란 존재하지 않는다. 다만, 가장 적합한 패키지가 있을뿐이다. 이 말은 반도체 패키징을 하는 사람이 자주 사용하는 표현인데 패키지의 다양함을 시사하고 있다. 나아가 시스템 설계자가 얼마나 신중하게 패키지를 선정해야 하는지를 대변해 준다. 시스템에 맞는 최적 패키지를 선정하기 위해서는 앞에서 논의된 모든 기술에 대한 종합적인 평가와 가격이 동시에 고려돼야 한다.

선정된 패키지는 PCB상에 납땜과정에 의해 실장된다. 핀간 간격이 좁은 패키지의 표면실장 공정에서는 브리지로 인한 쇼트방지가 주관심사가 된다. 일단 패키지가 PCB에 실장되고 나면 납땜연결부의 신뢰성을 확인해야 한다.

이러한목적으로 열피로시험(Thermal Fatigue Test)이 실시되는데, 이 시험 은시스템을 5년 또는 10년간 실제 사용할 때 생길 수 있는 문제를 미리 확인해볼 수 있는 편리한 방법이다.

반도체 패키지의 기술은 메모리용과 비메모리용 패키지로 서로 다른 특징 을가지면서 발전해 왔다. 그 중에서 비메모리용 반도체 패키지는 기술적 난이도가 높기 때문에 소형, 고속, 고출역, 다핀의 모든 핵심 기술의 확보가 요구된다. 이러한 첨단 기술의 확보는 비메모리 반도체 기술의 확대를 위한 기반을 제공해 줄 것이다.

이를 위해 우리는 몇가지 현실적인 문제를 해결해야만 한다. 가장 큰 장애 물은 연구인력의 확보이다. 반도체 패키지에 대한 연구를 수행하기 위해서는재료 기계, 전자 및 화공의 여러 전공에 대한 포괄적인 이해를 필요로 한다. 그러나 국내 대학의 경우 이러한 복수 전공자에 대한 지원이 미흡한 것 같다. 이들을 위한 전공 교재의 개발 및 강의 개설을 통해 전문 인력을 양성해 야한다. 또 하나의 문제는 반도체 패키지의 원재료와 양산 장비에 대한 지나치게높은 해외 의존도이다. 이것은 현재의 경쟁력을 유지하는데 걸림돌이 될 수도있기 때문에 국산화를 위한 장기 계획이 절실하다.

반도체 패키지 기술의 발달은 칩 설계자와 시스템 설계자 모두에게 더 많은선택을 제공해 준다. 이것은 패키지 기술이 가지고 있는 가격 경쟁을 위한 무한한 잠재력을 보여주는 것이다.