TSMC가 2나노미터(㎚)급 공정 양산에 돌입했다.
TSMC는 최근 홈페이지를 통해 2㎚를 뜻하는 'N2 공정' 개시를 공식화했다. N2 공정은 대만 가오슝 인근 '팹22'에서 가동 중이다.
TSMC는 N2에서 처음으로 '게이트올어라운드(GAA)' 나노시트 트랜지스터를 적용했다. 누설 전류를 줄이고 전기적 제어 능력을 높여 미세화 한계 속에서도 성능과 전력 효율을 동시에 개선했다.
N2 공정은 기존 'N3E(3나노)' 대비 동일 전력에서 10~15%의 성능 향상, 동일 성능에서 25~30%의 전력 절감 효과를 목표로 설계됐다. 혼합 설계(로직 50%·SRAM 30%·아날로그 20%) 기준 트랜지스터 밀도는 15% 높아지며, 로직 전용 설계의 경우 최대 20%까지 밀도가 증가한다.
TSMC는 N2 공정으로 스마트폰, 고성능컴퓨팅(HPC), 인공지능(AI) 반도체를 생산할 방침이다. 또 내년 하반기 양산을 목표로 성능과 전력효율을 개선한 N2P 공정노드를 개발한다.
TSMC N2 양산 개시는 세계 반도체 경쟁 무대가 본격적으로 2㎚로 이동하고 있음을 의미한다. 삼성전자도 SF2(2㎚), 인텔도 18A(1.8㎚) 공정 양산을 시작한 상태다.
박진형 기자 jin@etnews.com
