한국표준과학연구원(원장 박상열)이 반도체에 발생하는 품질문제인 '누설전류'를 사전에 파악하는 공정 기준을 새롭게 제시했다.
표준연은 신채호 나노구조측정센터 박사팀이 반도체 누설전류에 영향을 끼치는 '임계 거칠기' 지점을 정의하는데 처음으로 성공했다고 4일 밝혔다.
누설전류는 박막층을 쌓아 만드는 다층구조 반도체에서 발생한다. 박막층 사이 표면 문제로, 층 두께만 측정하던 기존 품질 관리 체계로는 파악할 수 없었다.
연구팀은 박막층 표면 거칠기에 초점을 둬 문제를 해결했다. 하부층 거칠기가 상부층에 영향을 끼치는 상관관계를 살펴보는 '거칠기 스케일링' 방법을 도입해 산업 표준인 임계 거칠기를 정의했다. 하부층 실리콘 표면 거친 정도가 특정 임계점을 넘으면 상부층에 위치한 하프늄 산화막에 영향을 미치고, 누설전류가 생긴다는 사실을 밝혀냈다.
연구팀은 이번 성과 검증을 마쳐 신뢰도를 높였다. 나노미터(㎚) 수준으로 대상을 관찰하는 '원자힘현미경'으로 연구결과를 확인해, 임계 거칠기를 실제로 새로운 관리기준으로 사용할 수 있다는 사실을 확인했다.
연구팀은 이 기준을 실제 반도체 라인에 적용하면 소자 제작 이전에 누설전류를 파악하고 제품 생산성을 높일 수 있다고 설명했다.
신채호 박사는 “최근 저잡음 원자힘현미경을 개발하는 등 고도화 연구역량을 확보해 성과를 거둘 수 있었다”며 “임계 거칠기는 국제 표준 용어로도 등록을 기대하고 있고, 새로운 반도체 공정 기준으로 차세대 반도체 생산성을 크게 올릴 것”이라고 말했다.
대전=김영준기자 kyj85@etnews.com
