“친환경적인 차세대 반도체 패키지 기술(SiP)이 소형화를 지향하는 이동 전화기나 디지털 카메라, MP3P 등의 크기에 조만간 혁신을 가져올 것으로 기대합니다.”
다기능 반도체 칩을 3차원으로 10개 층까지 쌓을 수 있는 친환경적인 SiP를 국내 처음 상용화 수준으로 개발한 한국과학기술원(KAIST) 전자패키지재료연구센터 유진 소장(55)은 “이번 연구성과는 SiP기술의 교두보를 확보한 셈”이라며 “납 등 중금속 사용을 제한하고 있는 유럽 반도체 시장에 진출할 수 있는 좋은 기회”라고 말했다.
“납을 전혀 사용하지 않은 접합기술인 ‘레드프리’ 기법을 새로 개발해 적용한 데다 현재 경쟁하고 있는 시스템온칩(SoC)기술과 비교해서도 기능 대비 가격이나 생산성이 월등히 우월합니다.”
친환경적인 기술임을 강조하는 유 소장은 “서울대나 포스텍 등 반도체 분야에서 뛰어난 학계의 여러 교수진과 연구진이 많이 참여하다 보니 기획을 하고 단위 기술을 설계, 세팅하는 작업이 유난이 힘들었다”며 “당장 기업체에서 쓸 수 있는 실용적인 연구 결과를 낸 것은 드문 경우”라고 말했다.
“첨단 복합 기술을 전공이 다른 여러 교수가 요소 기술을 정의하고 역할분담한 후 이를 종합해 시제품을 만들었습니다. 어려움이 많긴 했지만 대학 간 공동연구의 새장을 열었다고 자부합니다.”
유 소장은 “3차원 SiP 개발에는 미국이나 유럽 선진국에서 공을 들이고 있다”며 “특히 일본의 경우는 산업계에서 컨소시엄을 구성하는 등 차세대 전자제품의 우위를 유지하기 위해 몸부림을 치고 있다”고 설명했다.
“국내에서는 삼성전자 등 일부 대기업이 연구에 열을 올리고 있습니다. 그러나 아직까지 시장에서는 메모리 칩 등을 2개 정도 적층한 칩을 휴대전화 등에 사용하고 있는 수준입니다. 그나마 칩 간 연결을 선으로 하는 와이어 본딩 방식으로 배선하기 때문에 제품의 크기 축소나 적층 칩의 개수를 늘리는 데는 한계가 있습니다.”
유 소장은 “시제품의 설계와 제작, 특성 평가까지 모두 개발이 완료돼 바로 기술 이전할 경우 휴대전화나 와이브로 업계에 큰 파장을 불러올 것으로 본다”며 “무엇보다 기존 와이어 본딩 방법보다 전기적 특성이 10배 이상 우월한 관통전극 방법을 쓴 기술로 칩을 10층까지 쌓기는 국내 처음”이라고 덧붙였다.
“궁극적으로 나노기술까지 접목될 경우 칩 자체가 생산기능을 갖춘 공장이 될 것입니다. 10년 후면 크기 1㎜ 이내에서 칩을 수십 층으로 쌓게 되는 기술 수준에 올라 의료용 로봇이나 바이오칩 분야에 혁명을 가져올 것으로 보고 있습니다.”
대전=박희범기자@전자신문, hbpark@
