세계 최대 파운드리 TSMC가 내년부터 웨이퍼 출하(Wafer Out) 가격을 인상할 전망이다. 파운드리와 메모리가 동시에 오르는 국면으로 읽힌다.
25일 대만 산업지 디지타임즈(DIGITIMES) 등에 따르면 TSMC는 2027년 1월부터 웨이퍼 출하 가격을 공정별로 3~6% 인상 조정하기로 했다. 2나노·3나노 등 첨단 공정 인상폭이 더 크고, 성숙·특수 공정은 제품과 고객별로 따로 협상하는 방식이다. TSMC는 가격 관련 언급을 거부했다.
TSMC의 순수 파운드리 점유율은 올해 2분기 기준 70%대 중반이며, 선단 공정과 첨단 패키징의 병목이 해소되지 않은 상태다.
보도에 따르면 TSMC 8인치 공장 가동률은 100%를 넘었고, 45나노 이하 공정은 풀가동 상태다. 일부 수주 가시성이 2030년까지 이어진다는 설명이 있으나, 전 공정 물량이 그때까지 소진됐다는 뜻은 아니다.
인상 배경으로는 2나노·3나노 웨이퍼와 첨단 패키징(CoWoS) 공급 부족, AI 수요가 GPU·주문형칩·HBM을 넘어 전력관리반도체(PMIC)·마이크로컨트롤러(MCU)·구동칩·아날로그까지 확산된 점, 미국 공장 건설비가 대만의 4~5배에 달하는 점이 꼽혔다.
TSMC는 앞서 2나노 초기 양산과 해외 공장이 수익성을 떨어뜨릴 수 있다고 밝혀 왔다. 미국 애리조나 공장 단가는 이미 높은 수준을 유지하는 것으로 알려졌다.
엔비디아, AMD, 애플, 퀄컴 등 주요 고객의 칩 원가가 올라가게 된다. 고가 AI 칩은 가격 전가가 상대적으로 쉽고, 모바일 AP는 부담이 더하다. 삼성 파운드리, 인텔, UMC 등 경쟁사와 후공정 업체도 가격을 따라 올릴 여지도 제기된다.
앞서 지난 7월 닛케이아시아는 TSMC가 2027년 기본 인상폭을 최대 10%로 잡고 있으며, 약정 초과 고성능 주문은 추가 할증이 가능하다고 보도한 바 있다. 이번 3~6%는 그보다 낮은 수치이나, 고객과 공정에 따라 실제 적용 가격은 달라질 수 있다. 당시 TSMC 측은 “가격 전략은 기회주의가 아니라 전략적”이라는 기존 입장을 반복했다.
이형두 기자 dudu@etnews.com
