EU, 테라급 차세대 메모리 개발 착수

　유럽연합(EU)이 차세대 테라급 메모리반도체 개발을 위한 대형 산학 프로젝트에 착수했다.

　23일 주요 외신에 따르면 유럽위원회(EC)는 향후 3년간 테라급 차세대 메모리시스템을 개발하기 위한 일명 ‘트램스 프로젝트(Trams-project)’를 추진한다.

　트램스는 인텔을 비롯해 벨기에의 나노전자연구센터인 IMEC, 영국 글래스고대학 등 역내 최고 권위의 대학 연구진이 공동 구성한 컨소시엄이다. EU는 이 컨소시엄에 ‘프레임워크 프로그램 7’이라는 과학기술 개발 펀드로 조성한 자금을 지원할 계획이다.

　트램스 연구개발 프로젝트는 테라급 메모리시스템에서 발생할 부품의 신뢰성 저하 문제를 해결하고, 차세대 멀티코어 및 시스템온칩(SoC) 소자의 안정적인 성능을 보장할 수 있도록 새 디자인 패러다임을 개발하는 것이 목표다.

　반도체 소자의 초미세화가 진전되면서 미래 테라급 컴퓨팅 환경에서는 단일 칩이 처리하는 정보량이 더욱 방대하게 늘어날 전망이다. 데이터센터부터 PC·휴대폰 등 모든 기기에 이르기까지 소비전력과 성능, 기능성 등을 변형시킬 수 있다는 게 전문가들의 진단이다.

　프로젝트를 주도하는 아센 아세노브 글래스고대학 교수는 “고성능 회로를 만들기 위해 트랜지스터의 크기를 계속 줄여가려면 기본적으로 새로운 회로 및 시스템 디자인이 필요하다”면서 “더욱 저렴하고 효과적으로 테라급 컴퓨팅 환경을 지원할 수 있는 신뢰성 있는 메모리시스템을 개발하는 것이 목표”라고 밝혔다.

　이에 앞서 연구팀은 ‘나노CMOS’라는 시뮬레이션 SW를 개발, 차세대 테라급 메모리반도체 개발의 실마리를 찾았다. 또 트램스 프로젝트를 성공시키기 위해 연구팀은 디자인·시뮬레이션 전문회사인 ‘골드스탠더드시뮬레이션’을 설립하고, 16나노 이하 트랜지스터로 구성한 차세대 CMOS칩 기술을 개발하기로 했다.

　나아가 트램스 컨소시엄은 나노와이어 트랜지스터, 양자기기, 탄소나노튜브, 분자 전자 등 5나노급 CMOS(일명 비욘드 CMOS)도 개발하는 방안을 검토 중이다.

　서한기자 hseo@etnews.co.kr