하이닉스반도체가 하반기 적용하는 50나노대 낸드플래시 공정이 차세대 주력용량인 16Gb 낸드플래시 생산에는 적용이 불가능한 것으로 알려졌다.
이에따라 하이닉스반도체는 올해 말 본격 상용화될 전망인 50나노대 16Gb 낸드플래시 제품을 확보하기 위해서는 8Gb 2개를 적층한 DDP(더블 다이 패키지) 형태를 채택해야 하기 때문에 원가부담이 높아질 전망이다.
더욱이 경쟁사인 삼성전자와 도시바는 이미 1분기 50나노대 16Gb 낸드플래시 양산계획을 발표해 놓은 상황이어서, 차세대인 50나노대 공정에서 하이닉스의 낸드플래시 사업은 크게 고전할 것으로 우려된다.
6일 관련업계에 따르면 하이닉스반도체는 이르면 오는 3분기부터 낸드플래시에 50나노대 공정을 도입할 계획이라고 발표했으나, 50나노대에서 16Gb를 생산하는 경쟁사들과 달리 8Gb 제품을 양산할 예정이다. 하이닉스는 50나노대 16Gb 제품 양산 계획과 관련해서는 일정 조차 밝히지 않았다.
업계 관계자는 “하이닉스반도체의 낸드 50나노대 공정은 57나노를 적용한 것이어서 사실상 16Gb 제품 생산은 불가능하다”며 “이 때문에 하이닉스의 16Gb 낸드플래시는 40나노대 공정이 개발되기 전까지는 원가부담이 큰 DDP방식으로 변칙 생산할 수 밖에 없을 것”이라고 말했다.
반도체 한 전문가는 “패키지 크기를 고려할 때 16Gb 낸드플래시 제품 생산을 위해서는 최소한 55∼56나노 이하 공정이 적용돼야 한다”며 “하이닉스가 57나노 공정을 개발한 것은 이해할 수 없는 선택”이라고 밝혔다.
하이닉스가 57나노를 선택한 배경에 대해서는 알려지지 않고 있으나, 일각에서는 4비트셀 낸드플래시 개발을 염두에 두고 4비트셀 개발에 최적인 57나노를 선택했으나 당초 계획대로 개발을 진행하지 못했을 것이라는 관측이 나오고 있다. 4비트셀 낸드플래시는 이론적으로 같은 공정에서 2배 용량을 실현할 수 있으나 아직 검증이 끝나지 않은 기술이다.
이에 따라 하이닉스반도체는 16Gb 낸드플래시 생산을 45나노공정 개발을 서두른다는 계획이지만 올해 안에 결실을 보기는 힘들 것으로 보여, 16Gb 시장 경쟁에서 낙오될 수 있다는 우려가 제기되고 있다.
낸드플래시 1위인 삼성전자와 2위인 도시바는 각각 52나노와 56나노 공정에서 16Gb 낸드플래시를 1분기 중에 양산할 계획이며, 내년에는 이미 개발을 완료한 40나노대 공정 적용도 검토하고 있다.
심규호기자@전자신문, khsim@
