IBM, 29.9나노미터 회로 개발

　IBM이 19일(현지 시각) 29.9나노미터(nm) 반도체 회로 개발성과를 발표한다고 파이낸셜타임스(FT)가 보도했다.

IBM 연구자들이 이날 미국 새너제이에서 열리는 마이크로 리소그래피 콘퍼런스에서 실리콘 칩 위의 회로 길이를 300억분의1미터보다 작은 29.9nm로 만든 미세 회로를 소개했다.

이 회로는 인간의 머리카락의 3000분의 1에 불과하며 기존 반도체 산업생산의 주종을 이루고 있는 90nm 회로의 3분의 1 크기다.

IBM의 알마덴 연구 센터와 이 회사의 실리콘 밸리 협력업체 JSR 마이크로는 그들이 이제 광학 리소그래피를 새로운 이멀션(immersion) 기술로 확장할 수 있게 됐다고 말했다.

이 기술을 이용하면 레이저가 높은 굴절률로 액체를 통과할 수 있어 날카로운 포커스가 가능하고 더 작은 기능의 형상화도 가능하다. 이번 개발로 22nm 회로로 나아가기 위해 소프트 엑스선과 거울을 이용하는 방법으로 향하지 않게 할 수 있을 것으로 기대된다. 이 방법은 현재 방법보다 더 비용이 많이 들고 아직 성능이 입증되지 않았다.

알마덴 연구 센터에서 리소그래피 물질 관리를 맡고 있는 밥 앨런 박사는 “우리의 목표는 광학 리소그래피기술을 우리가 할 수 있는 한 밀어부쳐서 반도체 업계가 값비싼 방법을 선택하지 않게 하는 것”이라며 “이번 개발은 업계가 칩 개발에서 어떤 놀라운 변화가 요구되기 전에 숨실 시간을 적어도 7년은 벌어준 강력한 증거”라고 말했다.



한편 반도체 제조업체들은 칩 컴포넌트의 크기를 줄이는 방법과 실리콘 위에 더 많은 트랜지스터를 집적하는 방법을 꾸준히 찾아 왔다. 반도체의 회로 크기를 줄이면 성능은 높아지고 전력 소비는 줄어들며 비용은 절감되는 효과가 있다.

반도체 산업은 회로 길이를 90nm에서 65∼45nm, 나아가 32nm로 줄이는 것이 목표로 하고 있으며, 현재 인텔이 65nm 공정 기술을 개발한 상태다. 반도체 업계는 32nm를 현재 광학 리소그래피의 한계로 여겨 왔다. 정소영기자@전자신문, syjung@