PLD업계 `ASIC시장` 넘본다

프로그래머블반도체(PLD) 업체인 알테라와 자일링스가 주문형반도체(ASIC) 대체 솔루션 스트럭처드ASIC 시장 공략에 돌입했다.

　이들은 ASIC으로 하기에는 수량이 적고 고가의 프로그래머블 반도체(FPGA)를 사용하기에는 부담이 되는 수량 5000개에서 10만개 규모 이하 시장을 집중공략한다는 전략이다.

　 24일 알테라코리아(지사장 임영도 http://www.altera.com)는 차세대 스트럭처드 ASIC 솔루션인 ‘하드카피Ⅱ’ 제품군을 출시하고 영업에 착수했다고 밝혔다. 에릭 램 알테라 아태지역 마케팅부장은 “하드카피Ⅱ는 고객이 FPGA로 설계한 것을 알테라가 주문받아 파운드리서비스 업체인 TSMC의 90㎚·300㎜ 웨이퍼 공정을 통해 제작, 고객에게 전해주는 것으로 가격이 싸고 양산 기간이 짧다는 것이 특징”이라고 설명했다.

하드카피Ⅱ는 최대 220만 게이트와 880만 비트의 램(RAM), 350㎒ 이상의 시스템 성능을 제공하며 자사의 FPGA 제품인 스트라틱스Ⅱ 제품과 핀투핀 호환된다. 에릭 램 부장은 “가격도 100만 게이트 당 최저 15달러에 불과하고 양산 기간도 8∼10주면 가능해 고객들의 ‘타임투마켓’ 전략에도 부합된다”며 “2사분기부터 설계 접수를 받고 양산제품을 3분기부터 선적할 예정”이라고 말했다.

자일링스코리아(지사장 안흥식 http://www.www.xilinx.com)는 자사의 대표적인 프로그래머블 반도체 제품인 스파르탄3와 버텍스4 플랫폼을 양산형 모델로 전환해 주는 서비스인 ‘이지패스’(Easy Path) 솔루션을 발표했다. 이지패스는 FPGA 단계에서 바로 양산에 들어갈 수 있게 한 것으로, 설계된 반도체를 자일링스에서 검사 공정을 거친 뒤 파운드리 업체인 UMC 등을 통해 저렴한 FPGA 반도체에 옮겨 대량으로 제작해 주는 것이다.

3만 로직 셀당 가격이 최저 12.95달러며 제품 양산기간도 8주 정도면 가능하다. 자일링스코리아 측 관계자는 “1분기 중에 스파르탄3 제품 양산에 착수하며 올해 4분기에는 고가 제품인 버텍스4 이지패스 양산 제품을 선적할 계획”이라고 말했다.

김규태기자@전자신문, star@