[e월드]미국-무어의 법칙은 살아있다

　나노기술이 제2의 반도체 혁명을 몰고 오고 있다.

　최근들어 나노기술을 기반으로 한 첨단 반도체 기술이 잇따라 개발돼 수년 내에 용도폐기될 것으로 예상되던 무어의 법칙이 앞으로도 계속 유효할 가능성이 높아지고 있다.

　무어의 법칙에 따르면 ‘반도체 성능은 18개월마다 2배씩 향상’돼야 한다.

　미 위스콘신-매디슨대와 스위스 바젤대 공동연구팀은 지난 7월 개별 원자의 존재 유무를 바탕으로 정보를 기록하는 반도체 메모리를 개발했다. 공동연구팀은 실리콘 웨이퍼 표면에 금박을 입혀 원자가 원자의 폭보다 5배 넓은 메모리 트랙에 조립되도록 해 이같은 반도체를 만들어냈다. 이 메모리는 트랙에 원자를 넣어 포맷시키고 주사터널링현미경(STM)으로 원자를 제거, 기록하고 트랙을 주사(스캐닝)해 이를 읽어낸다.

　이 메모리는 제곱인치당 250Tb의 기록밀도를 갖고 있어 상용화할 경우 메모리의 직접도를 획기적으로 높여줄 것으로 기대된다.

　읽기와 쓰기 속도가 상대적으로 느리고 진공 상태가 유지돼야 한다는 점이 걸림돌이다.

　휴렛패커드와 UCLA 공동연구팀도 최근 1제곱미크론의 면적에 64비트의 데이터를 저장할 수 있는 분자 메모리를 개발했다. 미크론은 100만분의 1m에 해당하는 크기며 HP가 이번에 개발한 메모리의 단위면적당 데이터 저장량은 최신 D램 메모리에 비해 약 10배 많다.

　특히 HP의 분자 메모리는 현재 리소그래피 반도체 생산 공정이 실리콘 웨이퍼 위에 몇 차례에 걸쳐 여러 회로층을 만들어야 하기 때문에 수주 또는 몇 달이 걸리는 데 비해 ‘원판(master·mould)’을 이용해 한번에 찍어내는 나노인쇄 기술을 사용, 메모리 제조에 소요되는 시간을 획기적으로 줄여줄 것으로 기대된다.

　HP의 메모리는 극히 가는 백금과 티타늄선이 직각으로 교차하는 격자를 만들고 각 교차점 사이에 약 1000개의 분자를 가둬 정보저장의 최소 단위인 비트를 만들어냈다. 격자의 교차점에 백금선을 이용해 전류를 흘리면 분자가 반응해 0 또는 1의 상태가 만들어진다.

　아직 절대적인 메모리 용량이 적어 당장 상용화는 불가능하지만 HP는 이르면 5년 내에 대용량 제품으로 상용화할 수 있을 것으로 기대하고 있다.

　나노 입자의 조작에 필수적인 전자현미경의 해상도도 높아졌다.

　IBM은 지난달 니온과 공동으로 개별원자를 검사하는 것은 물론 원자 사이의 공간까지도 살펴볼 수 있는 전자현미경을 개발했다. 마이크로프로세서의 핵심 성분인 실리콘 원자 사이의 거리는 1.3Å이며 1Å은 100억분의 1m에 해당하는 크기다. 지금까지 전자현미경의 최대 해상도는 2Å이었다.

　기존 반도체를 개선하는 작업도 활발히 이뤄지고 있다.

　지난 6월 대만 TSMC가 이중 게이트를 갖춘 FIN-전계효과트랜지스터(FET)을 개발했다고 밝힌 데 이어 이달들어 IBM, 인텔, AMD 등이 잇따라 이중 게이트 트랜지스터를 만들어냈다고 밝혔다.

　이중 게이트 트랜지스터는 트랜지스터의 전류 흐름을 통제하는 게이트가 2개여서 각 게이트에 흘러드는 전류의 평균 양을 줄일 수 있기 때문에 전류 누출양이 줄어드는 것이 특징이다. 또 2개의 게이트를 이용하기 때문에 반도체의 성능도 개선된다.

　반도체 업체들이 이에 주목하고 있는 것은 몇년전까지만 해도 전류 누출이 문제가 되지 않았으나 트랜지스터 게이트와 기타 반도체 부품이 원자 몇 개의 두께로 작아지면서 심각한 문제로 부상하고 있기 때문이다.

　<제이안기자 jayahn@ibiztoday.com>