[심층진단] 미 램버스사 「다이렉트 램버스」

미국 램버스사가 지난달 말 「다이렉트 램버스」의 기술개발 일정을 공식 발표했다.

다이렉트 램버스는 이 회사가 포스트 싱크로너스 D램 시장을 겨냥해 개발하고 있는 차세대 D램 인터페이스로, 자사의 기존 사양인 「컨커런트 램버스」의 업그레이드 버전이라고 볼 수 있다.

기존 컨커런트 램버스와 다이렉트 램버스는 세 가지 면에서 크게 차이가 난다.

첫번째는 최대 전송속도로 다이렉트는 컨커런트보다 약 2.7배 빠른 최대 1.6GB/초의 전송속도를 지니고 있다. 두번째는 랜덤 액세스에서의 실효적인 데이터 전송속도로 컨커런트의 경우 80%였던 실효 전송속도를 최대 데이터 전송속도의 94%까지 향상시켰다. 세번째는 다이렉트 램버스의 경우 메모리 모듈의 확장성을 고려해 메모리 버스의 배선길이를 이론상 컨커런트의 3배까지 늘릴 수 있다.

다이렉트 램버스 D램은 기존 D램의 결점을 보완해 메모리 성능을 획기적으로 높이기 위해 개발된 것으로 인텔이 차세대 PC에 적용할 표준기술로 선정해 놓고 있다.

램버스사는 다이렉트 램버스의 최대 데이터 전송속도를 향상시키기 위해 두 가지를 개선했다. 우선 들 수 있는 것이 동작주파수로, 램버스사는 다이렉트의 외부 클록주파수를 컨커런트의 최대 3백㎒보다 1백㎒ 높은 4백㎒로 끌어올렸다. 이와 동시에 동작주파수를 높여도 잡음이 크게 증가하지 않도록 하기 위해 클록신호가 차별 전송되도록 설계했다. 즉, 2개 신호선을 사용해 클록신호를 역상으로 입력했다. 기존 컨커런트 램버스는 차별 전송 설계가 돼 있지 않았다. 두번째는 데이터 버스 폭으로 램버스사는 데이터 버스 폭을 컨커런트 램버스의 2배인 16비트 또는 18비트로 확장했다. 특히 18비트 데이터 버스를 채용한 모델에는 에러수정코드(ECC)를 갖춰 주기억장치로 사용할 수 있도록 배려했다.

주기억장치에 사용되는 D램은 최대 데이터 전송속도 향상뿐 아니라 랜덤 액세스시 실효적인 데이터 전송속도의 향상도 요구된다. 램버스사는 랜덤 액세스시의 실효적인 데이터 전송속도를 향상시키기 위해 커맨드와 어드레스를 전송하는 신호선과 데이터의 입출력을 실행하는 신호선을 물리적으로 분리했다. 또 같은 D램에 동시에 전송할 수 있는 액세스 요청의 수도 크게 늘렸다. 기존 컨커런트 램버스 사양의 D램은 같은 신호선을 사용해 커맨드와 어드레스 데이터를 다중으로 교환했기 때문에 메모리 버스의 이용 효율이 매우 나빴다.

커맨드와 어드레스를 전송하는 신호선과 데이터의 입출력을 실행하는 신호선을 분리한 결과, 다이렉트 램버스의 단자수는 기존 램버스 사양의 D램과 비교해 크게 늘어났다. 최종적인 단자수는 아직 결정하지 못했으나 현 시점에서는 76핀 전후를 검토하고 있는 것으로 알려지고 있다.

컨커런트 램버스의 경우는 31핀(×8제품)으로 단자수 증가에 대응하기 위해 다이렉트 램버스의 패키지는 BGA(Ball Grid Array)가 채용될 것으로 보인다.

다이렉트 램버스는 칩내 최대 16개의 서로 다른 뱅크에 각각의 액세스 요청을 동시에 보낼 수 있도록 설계돼 있다. 이 때문에 한 칩에 복수의 액세스 요청이 있을 경우에도 서로 다른 뱅크에 대한 요청일 경우에는 최대 16개까지 병렬로 처리할 수 있다. 기존 컨커런트 램버스는 동시에 액세스할 수 있는 뱅크가 64Mb의 경우 4개가 최대였다.

램버스사는 이같은 설계 변경 후 실시한 시뮬레이션에서 랜덤 액세스시의 실효적인 데이터 전송속도의 향상을 실제 확인할 수 있었다고 밝혔다. 예를 들면 램버스사는 32B 단위로 랜덤 액세스를 할 경우의 데이터 전송속도가 1천5백4MB/초 이상으로 나타났다고 주장하고 있다. 이 수치는 최대 데이터 전송속도의 94%에 해당하는 것이다. 기존 컨커런트 램버스는 같은 조건에서의 실효적인 데이터 전송속도가 최대 데이터 전송속도의 80% 수준에 불과했다.

다이렉트 램버스는 메모리 버스의 배선길이를 이론상 컨커런트 램버스의 3배인 30㎝까지 늘릴 수 있다. 컨커런트 램버스의 경우는 프린터 배선 기판 상에서 발생하는 신호 지연시간의 최대치가 클록신호의 주기로 환산해 0.7주기로 제한돼 있다. 이 때문에 사실상 메모리 버스의 배선길이는 10㎝가 최대로 한 개 채널에 탑재할 수 있는 메모리 모듈의 수에 한계가 있었다.

다이렉트 램버스는 이를 개선하기 위해 배선길이의 제약을 완화하는 기능을 포함시켰다. 메모리 컨트롤러 대규모집적회로(LSI)가 메모리 버스의 배선 지연시간을 고려하면서 데이터의 교환이 가능하도록 했다. 구체적으로는 전원을 입력한 경우에 메모리 컨트롤러 LSI가 프린터 배선기판상의 신호 지연시간을 자동적으로 검출한 다음 그 검출치를 각 D램의 레지스터에 입력한 뒤 메모리에의 입출력 타이밍을 레지스터에 입력한 수치에 따라 조정한다.

이같은 조정을 통해 프린터 배선기판상의 지연시간이 클록신호 주기로 환산해 3주기 이내라면 동작을 보증할 수 있게 했다.

다이렉트 램버스 인터페이스의 사양은 올해 안에 확정될 전망이다. 이 사양을 채용한 D램의 샘플 출하는 내년 가을 이후 본격화할 것으로 보인다. 램버스는 내년 중반 64Mb의 다이렉트 램버스 D램을 발표한 후 2000년 전까지 2백56Mb, 2002년에 1Gb의 기술을 개발할 계획이다.

램버스는 칩을 제조하지 않고 신기술을 개발, 이를 반도체 및 컴퓨터제조업체에 라이선스로 제공하는 것을 주요 사업으로 하고 있는데 이 회사의 다이렉트 램버스 D램은 인텔을 포함해 세계 주요 반도체 업체들의 지지를 받고 있다.

포스트 싱크로너스 D램을 겨냥한 업계의 움직임은 매우 활발하다. 우선 들 수 있는 것이 현 싱크로너스의 연장선상 기술을 이용하는 더블 데이터 레이트(DDR)형 싱크로너스 D램. 이 규격은 기존 싱크로너스 생산설비를 그대로 활용하면서도 데이터 전송량을 두 배로 늘려 고속화하는 것으로 이미 전자부품기술협의회(JEDEC)가 표준화작업을 거의 끝내 놓고 있다.

또 최대 데이터 전송속도가 8백MB/초인 고속 인터페이스를 겸비한 싱크링크(SL) D램도 이미 지난 9월에 사양이 공식 발표돼 D램 속도를 둘러싼 표준화 경쟁에 공식 참여한 상태다.

그러나 이들 규격은 싱크로너스에서 램버스로 가는 중간단계로 자리매김하게 될 것이라는 것이 전문가들의 분석이다. 이미 다이렉트 램버스 D램이 내년 말 본격 출하를 준비하고 있고 인텔이 이 규격을 차세대 PC에 적용할 표준기술로 선정해 놓고 있기 때문이다. 이 때문에 다이렉트 램버스 D램은 오는 99년부터 고급형 PC에 탑재되기 시작해 2000년 이후 보급형 제품에의 채용이 본격화하면서 고속 D램의 표준제품으로 확고히 자리매김하게 될 가능성이 매우 높다.

<심규호 기자>