후지쯔, D램 고속데이터 전송 실현

일본 후지쯔와 후지쯔연구소가 주메모리에 사용되는 D램의 고속데이터전송을 실현하는 회로를 개발했다고 일본 「日經産業新聞」이 최근 보도했다.

이에 따르면, 후지쯔는 클럭신호 위상을 잘게 분할해 조정하는 방법으로 신호 타이밍을 보다 정확히 맞추는 동시에 반복 간격이 짧은 고주파수 클럭신호에 대응할 수 있는 새로운 디지털동기(同期)회로를 고안했다.

이번에 개발된 회로를 D램 입출력부에 사용하면 지금까지 D램에서는 실현할 수 없었던 1백25-4백MHz의 고속데이터 입출이 가능하다. 마이크로프로세서(MPU)의 경우는 이미 동작속도 2백66MHz 제품이 실용화돼 있지만 동기회로가 부착돼 있지 않은 기존 D램은 데이터전송속도 1백MHz가 한계이다.

새 회로는 또 대기 전력을 종래의 1백분의 1수준으로 억제할 수 있어 노트북PC, 휴대정보단말기(PDA) 등에 이용할 수 있다.

현재 MPU 등에 내장돼 있는 동기회로는 데이터 입출력이 없는 대기시 전류가 1백마이크로A 이상 필요한데, 이를 이용하면 D램 전체의 대기전류는 1백50마이크로A 이상이 된다. 반면에 새 회로는 1.4마이크로A면 충분하고, D램 전체로도 50마이크로A정도면 된다.

<신기성기자>