[테마특강] 반도체 패키징(Packaging)

패키징이란 말은 사전에 설명된 바로는 상자에 채워서 형태를 정리한다는 의미인데 전자기기 산업에서의 패키징이란 IC칩을 제외한 모든 하드웨어를 뜻한다. 그러므로 반도체산업에서는 미세회로가 설계된 칩을 실제 전자기기에실장하여 사용할 수 있도록 플라스틱수지나 세라믹으로 봉하는 작업이며, 따라서 패키징은 반도체 및 전자기기의 최종 제품화하는 공정이라 볼수 있다.

전자기기산업에서 시스템패키징이라면 더 복잡한 형태의 카드.보드의 실장 기술을 말한다. 패키지의 구조는 그림과 같은데 패키징의 기능은 크게 세가지로 볼수 있다.

첫째, 어떠한 외부환경으로부터 내부 칩을 보호하는 기능이다. 예를 들어 16 MD램의 경우 머리카락 굵기의 약 분의1 정도의 가느다란 미세회로로 패턴 되어 있기 때문에 그 자체로는 어떠한 외부환경에서도 유지될 수 없다. 따라서 외부환경으로부터 칩을 보호하는 역할이다.

둘째, 내부칩과 기기 부품간 전기적 연결이다. 칩은 육안으로 판독이 어려울 만큼 미세하기 때문에 직접 기기에 전기를 연결할 수 없다. 패키징은 전기적 으로 중간연결 역할을 한다.

셋째, 칩 동작시 내부회로에서 발생되는 열은 전자기기의 성능과 신뢰성에 직결되므로 효과적으로 열을 방출하는 역할을 해야 한다. 온도가 10 상승 할 때마다 칩의 수명은 50%씩 줄어들고 스위칭 딜레이는 2%씩 상승한다고 보고되고 있다. 따라서 고집적화된 대용량의 칩에서 열을 효과적으로 방출할 수 없다면 디바이스가 제 성능을 발휘할 수 없을 뿐만 아니라 얼마 가지 못하고 디바이스가 죽기 때문에 칩 제조 못지않게 패키징도 중요한 것이다. 과거 패키지는 외부로부터 칩보호와 보드와 전기적 연결이 주요 역할이었기 때문에 하이테크적인 기술이 별로 필요치 않았지만 칩의 고집적화와 고속화가 이루어지면서 패키지의 탁월한 열적.전기적 수행능력이 점차 요구되기 시작했고 디바이스와 기기장착과 분리해서 생각할 수 없는 하나의 시스템화로 발전하고 있다.

앞서 언급했듯이 전자기기의 고성능화와 경박단소화는 어디가 최종한계인지 모르는 듯 맹렬한 기세로 계속 진행을 거듭하고 있다. 모든 산업에서 그렇듯이 저가격 요구 또한 거세다. 이러한 전자기기의 추세에 따라 반도체 패키지 동향도 삽입실장형(Thru-Hole Mount)에서 집적도가 높은 표면 실장형(Surfac e Mount)중심이 되고, 고집적화에 의한 I/O핀 증대에 따른 다핀화, 소형.

경량화수요에 대응한 외부핀 간격의 파인 피치(Fine P-itch)화와 패키지 박 형화가 동시다발적으로 개발되고 있다.

70~80년대까지 주류를 이루었던 DIP(Dual In Line Package)타입의 삽입실 장형에서 SOP(Small Outline Package)와 QFP(Quad Flat Package) 등의 표면실장형으로 급속히 이동되었고 동시에 보다 소형.박형화로 방향을 잡고있다. 마이크로 프로세서나 게이트 어레이의 ASIC반도체 제품은 고기능 시스템화가 진행됨에 따라 다수의 입출력핀이 필요하게 되어 최근에는 다핀 화에 유리하도록 외부단자를 패키지 밑면에 면배열한 BGA(Ball Grid Arra y)가 개발되어 차세대 패키지로 각광받고 있다.

BGA는 PGA(Pin Grid Array)와 플립칩(Flip Ch-ip)개념의 상호 장점만 을 응용한 것으로 동일핀수의 QFP와 비교하여 차지할 공간을 60%까지 줄일 수 있으며 전기적.열적 수행능력도 40%까지 향상됨은 물론 3백핀 이상 다핀으로 갈수록 비용면에서도 유리하다. 칩이 하나의 시스템 역할을 할 수있는 고도의 기능이 내재된 칩이 개발됨에 따라 대형 칩을 수용할 수 있는패키지도 동시에 대형화된다. 반도체 디바이스의 전기특성이 고속화되도록하기 위해서 패키지의 전기특성 향상도 매우 중요시되고 있다.

앞서 패키지 기능에서 언급했듯이 반도체 회로의 동작과 아울러 발생되는 열을 효과적으로 방산시키는 것도 신뢰성 개선에 중요하다. 칩의 대용량화가 될수록 열적문제를 해결하는 것이 패키징 기술의 중요한 과제라 할 수 있다.

또한한개의 패키지에 여러개의 칩을 실장할 수 있는 MCM(Multi Chip Mod ule)도 양산시점에 있다. MCM은 패키지설계 아이디어가 종래의 "한 칩에한 패키지" 개념에서 탈피한 것으로 한 패키지가 시스템과 동일한 역할을수행할 수 있다는 점과 보드의 효율을 높여 비용이 절감되며 전기적 성능을향 상시키는 데 큰 장점이 있어 향후 시장성이 좋다. D램과 같은 메모리칩을직 접 프린터 회로판에 실장하는 직접실장형(Direct Chip Attach)형 메모리 모듈및 메모리 카드 등의 기술개발이 급진전될 것이다.

90년대 중반 이후에는 보드 마운트쪽에서도 패키지의 다운사이징 못지않은 3차원적 실장기술이 활발히 적용되어 보드효율을 극대화하는 노력이 이루어져서 고밀도 실장이 크게 실행될 것이고 이와 동반하여 패키징 기술도 기존방법과 달리 시스템화 도입이 크게 일어나리라 본다. 즉 플립칩기술과 KGD (Known Good Die)를 직접 보드에 붙여 시스템화하는 베어칩 애플리케이션기 술이 한 부류로 자리할 것이다.

칩의 고집적화 및 소형의 추구는 성능향상과 사용법의 효율을 높여 제조원가 를 낮추려는 궁극적인 목표라 볼 수 있다. 고집적 패키징 방향도 이와 동일한 목적이다. 각종 전자기기의 소형화.고기능화와 병행하여 패키지의 다핀화 는 특히 게이트 어레이와 같은 ASIC제품에서 급속히 진행되고 있다. 다핀 패키지의 사이즈는 PCB상의 실장밀도에 크게 영향을 주기 때문에 패키지의 외형치수는 외부 리드피치를 변수로 하여 더 조밀하게 설계되고 경박단소화 되고 있다.

예를 들어 80년대 중반까지 DIP가 주류를 이루었는데 외부 리드피치는 2.5mm 였다. 90년대에 접어들면서 크게 유행한 표면실장형인 SOP의 피치는 1.27mm 이었고 QFP는 0.8/0.65mm였다. 여기서 0.5mm로 줄었고 지금은 0.4~0.3mm까 지 좁혀졌다. 반도체 패키지를 PCB에 실장하는 실장기술도 계속 진보되고 있으나 현재 기술의 한계점까지 개발된 상태다. 패키지 외형도 두께가 5.0mm정 도였던 DIP나 PGA에서 3.0mm정도의 SOP, QFP가 개발되었고 다시 1.0mm대의 TSOP와 TQFP가 유행하고 있다.

기술은 더욱 진보하여 초박형인 UTSOP(Ultra Thin Sop)나 TCP(Tape CarrierP ackage)가 개발되어 0.5mm까지 축소되었다. 두께 1.0mm와 외부 리드피치 0.5 mm패키지에 칩을 집어넣어 조립하기 위해서 본딩 와이어의 높이는 종래의60 %로 줄어야 하고 몰드수지 형성에 알맞은 정밀한 사출이 컨트롤 되어야 한다. 패키지 설계도 컴퓨터로 와이어 쇼트를 점검하고 균일한 성형을 위해수 지내부의 응력등을 고려한 정밀한 시뮬레이션을 거쳐야 한다. PCB에 실장할 때를 고려하여 디바이스의 신뢰성을 손상시키지 않도록 예상되는 여러 문제 점을 미리 분석하고 최적구조를 찾는다.

이러한 시뮬레이션결과를 토대로 적절한 재료를 선택하고 설계해야 한다. 이러한 시도는 외부환경으로부터 칩보호에 중점을 둔 소형화, 다핀화에 따른 비용절감 노력으로 볼 수 있고 현재의 추세는 반도체 칩이 미세화되고 집적 도가 향상됨과 동시에 고속화에 따른 회로동작시의 소비전력 증가는 피할 수없게 된다. 그런데 소비전력이 증가함에 따라 발열량이 증가하게 되므로 칩의 온도가 상승되고 디바이스를 안전하게 동작시키기 위해서는 효과적으로 냉각시킬 수 있고 열발산이 좋은 패키지가 요구된다.

일반 플라스틱 패키지의 경우 수지 열전도율이 낮아 열저항이 아주 크기 때문에 저항을 작게 하는 새로운 패키징기술개발이 아주 치열하다. 칩으로부터 열을 효과적으로 제거하기 위해서는 사용하는 재료선택과 패키지설계가 중요하다. 플라스틱 패키지에서는 구리 등 방열판을 패키지 내부에 삽입하는 등 패키지 내부의 열저항 개선을 위한 많은 투자와 연구가 이루어지고 있다. 이렇게 패키지가 다핀화와 경박단소화되고 저열저항화됨에 따라 비용이 상승되어 저가격으로 낮추는 일과 패키지의 신뢰성 확보가 큰 과제다. 이를 어떻게저가격으로 생산하면서 신뢰성이 유지되느냐가 경쟁력확보에 초미의 관심사 가 된 것이다.

현재의 이러한 효과적 열방출 기능을 가진 패키지의 출현은 3백만~5백만 트랜지스터를 집적해 클록주파수도 1백MHz대 고집적도의 마이크로 프로세서의 패키지에 대응키 위함이다. 그러나 현재의 동향으로 볼때 1억 트랜지스터를 집적하여 5백MHz이상의 클록 주파수를 가진 강력한 MPU가 가까운 장래에 실용화되리라 예상되는데 향후의 패키징기술은 방열성뿐만 아니고 혼선과 스 위칭 잡음에 의한 시간지연을 방지하여야만 한다. 다시 말하여 전기적 특성 이 높은 고성능 패키지 확보가 가장 큰 고민으로 대두될 것이다. 시스템화나MCM및 베어칩 애플리케이션이 고성능 패키지에 대응한 기술로 발전.개발 되리라 전망한다.

현재 국내에서는 패키지제조를 뜻하는 말로 조립이라는 용어를 사용하는데위와 같은 측면에서 살펴볼때 "조립"이라는 말보다는 "패키징"이라 함이 적절하다고 본다. 즉 "조립"이라는 말은 커스토머로부터 모든 작업사양서와 제반재료를 공급받아 단순 노동력을 투입하여 생산하는 것인 데 반하여 패키징 이란 디바이스설계에서부터 공동참여하여 그 디바이스의 특성에 맞는 패키지 를 최적의 재료와 공정을 사용하여 제공함을 뜻하므로 조립이라고 표현함은 이제 과거의 일이어야 하겠다.

국내 반도체연관산업은 열악할 뿐만 아니라 품질면에서도 아직 경쟁력을 확보치 못한 상태다. 지난해 7월 국내 반도체 업계는 일본 스미토모화학의 에폭시수지공장화재로 한바탕 소동이 일었다. 메모리생산부문에 있어 세계최고 를 자랑하지만 국내 반도체 재료산업면에서는 취약하다. 스미토모화학의 화재 그 자체가 전세계 반도체 수급에 지대한 영향이 있었기 때문에 한편으로는 부럽기까지 했다. 반도체 제조장비도 마찬가지다. 80년대 후반부터 주변산업으로서의 면모를 갖추기 시작했으나 아직도 핵심고가장비는 절대적으로 수입에 의존할 수밖에 없다. 패키징산업에 있어 재료의 국산화추진이 몇년동안 많이 추진되어 본딩 와이어는 대체사용이 가능한 상황이 됐고 리드프레임 과 몰드수지는 고집적도와 고신뢰성 제품에는 아직 사용이 어려운 실정이다.

국내반도체분야전체로 볼때 올해에는 50% 가까이 국산화가 가능하다는 보고가 있는데 패키징에서는 국산화율이 보다 높아질 것으로 본다. 그러나 품질적인 측면에서 개선이 요구되며 좀더 투자가 이루어져 하이엔드 제품에도 국산화가 이루어졌으면 하는 바람이 간절하다.

반도체 패키징기술은 전자 기계 금속 화학 물리등 모든 기술공학이 집약되는 종합기술이라고 할 수 있다. 또한 앞으로 패키징은 독자적인 기술로 존재하는 것이 아니라 디바이스공정및 시스템과 긴밀한 관계에 있으며 동시적으로 수행되어야 하는 컨커런트 엔지니어링(Concurrent Engineering)개념으로 시작되어야 한다. IC업체와 시스템업체가 상호 긴밀한 유대관계하에 공동개발 되어야 하며 주변산업이 어우러져 함께 성장해야 부가가치성이 확보된다. 앞으로는 패키지 라이프 사이클이 빨라지고 신규 패키지 개발이 더욱 활발해질 뿐만 아니라 디바이스 품종 및 특성에 따라 다품종화가 가속되기 때문에 더욱이 재료와 장비의 주변산업 육성이 시급하다고 볼 수 있다.

따라서 해외수입 의존도에서 벗어나기 위해서는 산.학.연이 서로 긴밀한 유대관계로 연구하고 투자해야 할 시점이라 본다. 기업은 시장 지향적이라 기초기술에 소홀할 수 있고 학교나 연구단체는 원론적 학문위주가 될 수 있어고객의 요구와 거리가 있을 수 있다. 이러한 점을 고려하여 정부의 적극적인 참여도 산.학.연공동참여 과제로 패키징산업을 육성하는 것이 바람직하다고본다. 세계 반도체 패키징 산업의 총 매출액이 93년 1백16억달러, 94년 약 1백50억달러로 추정되고 올해는 1백70억달러, 97년이 2백30억달러로 예상되는데 이러한 큰 시장에 적극적인 대처가 필요하다.

1백70억달러의 시장은 차치하더라도 향후 반도체산업의 패키징의 중요성을 감안한다면 대학에서도 반도체 패키징 관련학과를 신설하여 하루속히 전문가 를 육성해야 할 때라고 본다. 패키징 중요성을 인식하지 못한다면 비싼 로열티를 주고 기술을 수입해야 하는 과거 관행을 되풀이 할 수밖에 없을 것이다.