반도체회로컨퍼런스/차세대 반도체 기술 헤게모니 쟁탈전

　(이모 저모 있음)

　

　차세대 반도체 기술을 둘러싼 헤게모니 쟁탈전이 시작됐다.

　지난 10일 샌프란시스코에서 개막된 제50회 연례 국제반도체회로콘퍼런스(ISSCC) 참석자들은 이중 게이트 CMOS·FinFET, 인듐인화물(InP) 등의 진영으로 나뉘어 서로 각자의 기술이 기존 CMOS 반도체 기술을 대체할 것이라고 설전을 벌였다.

　EE타임스에 따르면 FinFET, 탄소나노튜브 주창자들은 새로운 기술이 집적도를 높여준다는 점을 강조한 반면 InP, 실리콘게르마늄(SiGE) 주창자들은 반도체의 성능을 나타내는 트랜지션주파수(fTs)의 우위를 내세웠다.

　IC 표면 윗부분에 트랜지스터를 상어 지느러미 모양처럼 수직방향으로 붙인 FinFET는 이중 게이트 트랜지스터의 금속화 문제를 해결하기 위해 고안된 기술이다. IBM의 독일 소재 보에블링겐연구소의 미래기술 제품 기획자인 잉고 앨러는 “트랜지스터는 2차원의 공간을 차지하며 전극에서는 유출물이 나오는 문제가 발생한다”며 “해답은 트랜지스터를 수직방향으로 설치하고 금속 게이트를 핀(Fin)의 가장자리에 붙이는 것”이라고 주장했다.

　앨러는 이중 게이트 트랜지스터의 장점으로 고밀도에서도 단채널 효과와 게이트 누출 등의 문제점을 극복할 수 있도록 해준다는 점을 들었다. 그는 “이중 게이트 CMOS 트랜지스터는 90㎚ 공정의 가장 큰 문제점인 전류 누출도 줄여준다”며 “이에 따라 전류 소모가 기존 CMOS에 비해 35∼50% 줄어든다”고 설명했다.

　FinFET 기술은 현재 인텔, AMD, TSMC 등의 주요 반도체 업계와 UC버클리 등의 유수 대학에서 관련 연구·개발을 진행하고 있는데 TSMC와 UC버클리는 각각 35㎚와 60㎚ 회로선폭의 시제품을 발표한 바 있고 AMD는 이 기술로 10㎚의 반도체까지 가능할 것으로 기대하고 있다.

　FinFET의 문제점은 아직 관련 설계 기술이 뒷받침하지 못한다는 것이다. 앨러는 “학생 100명을 동원해 수년간 기존 IC의 디자인을 FinFET에 맞게 변환시키거나 아니면 개선된 EDA툴이 나와야 하는데 이조차 수년이 걸릴 것”이라고 지적했다.

　이에 비해 UC샌타바버라가 개발중인 InP 이질접합 바이폴라트랜지스터(HBT) 담당 대변인인 마크 로드맨은 “225∼300㎓ fts의 성능을 갖춘 반도체를 만들 수 있는 InP의 우위는 당분간 지속될 것”이라고 주장했다. 그는 “기존 CMOS를 버려야한다는 것은 어리석은 의견”이라며 “영리한 설계자들은 값싼 방법을 찾을 것이며 당분간은 CMOS가 정답”이라고 덧붙였다.

　로드맨은 이번 행사에서 40 의 데이터 전송률을 갖는 1미크론 회로선폭의 트랜스 임피던스까지 시연해 눈길을 모았다. 그에 따르면 이 기술은 0.2미크론(120 ) 회로선폭까지 적용할 수 있다.

　또 인피니온테크놀로지의 이사인 허버트 크냅과 UC어바인의 마이크 그린은 바이폴라 주입기술이 잘 정립돼 있는 SiGe의 우수성을 주장했다.

　이밖에 스탠퍼드대의 조교수인 홍지에 대는 옹스트롬 단위의 탄소나노튜브는 유전체 속성에 의해 높은 전류 밀도와 낮은 전류 누출을 구현한 트랜지스터를 만들어 대규모로 배열할 수 있다는 점을 강조했다.

　<황도연기자 dyhwang@etnews.co.kr>