[해외기술동향] 반도체기술 "M"에서 "G"로 성큼

지난 2월 미국 샌프란시스코에서 열린 국제고체소자회로회의(ISSCC)에서는 1GD램 관련 개발성과들이 잇따라 발표돼, 오는 98년도 엔지니어링 샘플(ES)출 하를 겨냥한 설계.프로세스기술이 급진전되고 있음을 보여줬다. 또 지난 6월 일본 교토에서 개최된 VLSI심포지엄에서는 16GD램과 GHz에서 작동하는 프로 세서를 가시권으로 하는 0.07미크론 CMOS(상호보완성금속산화막반도체)기술 이 발표됐다.

정보사회의 근간인 통신.네트워크 등 기간설비의 정비가 빠르게 진행되는 가운데 반도체기술도 M(메가)에서 G(기가)로의 이행속도가빨라지고 있는 양상 을 보이고 있는 것이다. 반도체기술은 지금까지 3년을 주기로 집적도가 4배 씩 향상되고 있고, 가공기술은 세대마다 70%씩 축소되는경향을 보여 왔다.

현재 D램에서는 16M가 주류로 자리를 잡아가고 있고, 로직LSI에서는 1백만 게이트 규모의 생산이 증가하고 있다. 제조기술은 0.5~0.4미크론이 이용되고있다. 그러나 학회.업계 등에서는 2백56M이상인 차차세대 칩 및 요소기술의 개발에 역점을 두고 있다. 일본 "전파신문"에 실린 주요 일본업체들의 최근 기술개발현황을 소개한다. <편집자주> NEC는 0.07미크론 CM OS를 개발하고 1.5V의 전원전압, 저스탠드바이전류에서 지연시간 19.7피코초 의 고속 동작을 확인했다.

이 결과 GHz작동의 대규모 LSI와 16GD램, 10G비트 광통신IC 실현의 길이 열렸다. 미세 CMOS에서는 특성이 떨어지는 현상을 어떻게 방지하는가가 관건인데, NEC에서는 미세 게이트에 의한 저항증대를 억제하는 새로운 전극형성기술, 게이트 밑에 채널불순물을 채택해 드레인 용량을 낮추는 기술 등을 개발했다.

구체적으로는단채널효과를 억제하기 위해 고층확산법을 이용, 소스와 드레인 을 35나노m의 얄팍한 접합구조로 했다. 또 MOSFET 제조과정중의 채널불순물 이 이상확산되는 것을 방지하기 위해, 소스 드레인으로 이온을 주입할 때 결정결함을 미리 열처리로 소멸시킨 후 채널불순물을 도입하는 새로운 방식을 개발했다. 또한 게이트전극에 열안정성이 있는 텅스텐 폴리사이드를 이용, 0.07미크론 의 패턴에서 20오옴 이하의 시트저항을 실현했다.

이 밖에 소스 드레인의 기생용량을 대폭 삭감, 3.5나노m의 게이트 절연막을 가능케 했다.

한편 NEC는 저소비전력화 관련 전하를 재사용, 소비전력을 줄이는 독자적인 방식을 고안했다.

일반적으로 D램에서는 데이터를 다시 쓸 때 전원전압을 이용하는데, NEC의 방법은 비트선에 축적된 전하를 그대로 이용하는 것이 특징이다. 즉 한쪽 셀 열의 비트선 전하를 별도의 셀렬에 전송해 기억유지 동작시에 활용하는 방식 이다. 히타치제작소는 사용전압이 1.5V로 낮은 1GD램을 시험제작했다. 이 제품은 정보검색에 필요한 액세스시간이 33나노초이며 사이클타임은 4.5나노초이다.

새로 개발된 칩은 또 2백20MHz의 속도로 정보를 처리하며 한 사이클당 16비 트씩 정보를 입.출력할 수 있다.

특히 이 제품은 칩 내부의 동작사이클을 단축할 수 있는 분산형 제어방식을 채택, 메모리셀을 32M비트 단위의 블록으로 나눠 각 블록마다 독자적으로 클 록신호를 발생시키는 로컬제어회로를 갖게 함으로써 사이클시간을 종전보다2 5% 가량 낮췄다.

메모리셀 면적이 0.29평방 미크론이고 면적이 7백15mm밖에 되지 않는 이 칩은 23억개의 소자로 구성되어 있어 신문기사 3개월분에 상당하는 문자정보나 TV로 방영되는 화상정보를 1분가량 저장할 수 있다.

히타치는 이 시험제작에서 엑시머레이저와 위상시프트법에 의한 광노광법, 전자선 직접묘사를 조합해 0.16미크론의 공정기술을 이용했다.

도시바는 4GD램의 저소비전력화 및 메모리칩의 소형화를 위한 요소기술을 개발했다. 도시바는 이 기술을 이용, 1V작동시 칩 전체의 소비전력을 종래의 절반이하 인 1백50mW이하로, 셀면적은 0.11~0.13미크론 기술에서 0.1평방 미크론 이하로 낮추는 것을 목표로 하고 있다.

도시바의 요소기술중 핵심은 저소비전력화 기술로, 이를 위해 이 회사는 새 회로방식을 고안했다.

새 회로방식은 전류가 하나의 비트선에 흐르는 동안에 동시적으로 다른 비트 선(다미비트선)에 상보적으로 발생하는 전류를 유효하게 활용함으로써 데이터를 써넣거나 읽어낼 때 종래보다 2배 많은 신호를 증폭시킨다. 이 때문에비트선의 진폭을 4분의 1로 줄여도 안정동작이 가능하고 결과적으로 D램 전체의 동작시 전류를 약 절반으로 줄일 수 있게 된다.

게다가 대기중의 손실을 없애기 위해 대기시에는 전원을 끊을 수 있게 했을뿐 아니라, 트랜지스터의 리크전류와 바이어스회로 속의 관통전류 등도 소멸 시켰다. 이와 함께 전원의 ON/OFF에 따라 발생하는 노이즈에 대해서도 캐퍼시터에 축적한 데이터에 에러가 발생하지 않도록 내노이즈 특성을 향상시키는 방향으로 회로방식을 개발했다.

이 밖에 SOI트랜지스터를 채용, 리크의 발생원이 되는 PN접합부의 면적도 줄이고 리프렉슈전류도 낮출 수 있게 했다. 이와 관련하여 도시바 측은 리튬전지를 이용할 경우 사용기간이 종래의 1개월에서 1년으로 늘어난다고 밝히고있다. 한편 셀 면적의 소형화에서는 인접하는 셀에서 한개의 와이드선을 공유함으로써 메모리셀 내의 1.5개의 와이드선과 한개의 비트선을 통과시킬 수 있게돼 이론적으로는 셀 면적의 대폭적인 삭감이 가능하게 되었다.

미쓰비시전기는 3차원 CG(컴퓨터 그래픽)용으로 최대동작주파수 2백86MHz을 실현한 64비트의 초고속 부동소수점 승산기를 개발했다.

특히 크리티컬퍼스의 고속화를 꾀하기 위해 인버터, 트랜스미션 게이트, 2입 력 NAND회로 등 3종류로 구성하는 동시에 고속동작시 중요한 가수부의 곱셈 은 -1, 0, 1의 3가지 수치로 표현하는 방식을 채용했다. 이 승산기를 게이트 길이 0.5미크론 CMOS프로세스에서 시험해본 결과, 전원전압 3.3V에서 최대 작동주파수 2백86MHz를 달성했다. 또 이 승산기는 CG 등에서 행해지는 브랜 딩처리를 고속화하는 전용기능도 탑재하며, 32비트의 화소데이터와 부동소수 점 데이터를 직접 곱하는 기능도 갖추고 있다.

이 밖에 브랜딩처리에 필요한 연산을 원 터치로 실행할 수 있고, 1백만 화소 를 1초에 처리한다.

한편 1GD램의 저소비전력화와 관련해 미쓰비시는 비트선에서의 전력소비를 억제하는 방식의 기술을 개발했다.

이것은 정보를 축적하는 여러개의 셀 가운데에서, 써넣거나 읽어내는 셀만을효율적으로 추출해내는 방식의 결과로 불필요한 동작이 최소화된다.

이 방식을 1GD램에 적용하면 소비전력을 종래의 7분의 1로 줄일 수 있다고이 회사는 말한다.

마쓰시타전기는 피크 적화연산성능 80MOPS, 1MOPS당 소비전류 약 0.9mA를 실현시킨 DSP(디지털 시그널 프로세서)를 개발했다.

이 개발에서 마쓰시타는 기본 연산에 배속적화연산시스템 등을 사용한 연산 기를 채용했다. 또 사용빈도가 낮은 조합의 삭제 등을 통하여 명령어 길이를24비트화해 명령메모리의 총 비트 수를 30~35% 줄였다. 이 DSP의 동작주파 수는 40MHz, 전원전압은 3.3V다. <신기성 기자>