UNIST·경북대 연구팀
강화학습 기반 회로-레이아웃 설계 통합
시간 76% 단축
수주에서 수개월씩 걸리는 반도체 회로 설계를 단 하루 만에 끝낼 수 있는 인공지능(AI)기술이 개발됐다.
윤희인 UNIST 전기전자공학과 교수팀과 송대건 경북대 교수 공동 연구팀은 LC 전압제어 발진기(LC-VCO)를 회로 설계부터 실제 칩에 넣는 물리적 레이아웃까지 자동 설계하는 AI모델을 개발했다고 5일 밝혔다.
LC-VCO는 5G 같은 고속 통신 시스템에서 주파수를 생성하는 반도체 회로다. 신호 잡음과 전력 소모를 줄이려면 회로를 설계할 때 인덕터나 트랜지스터 크기 등 여러 변수를 잘 조합해야 한다. 설계한 회로를 실제 칩 안으로 옮기는 레이아웃 설계에서는 이러한 조합이 깨지기 쉽다. 배선 굵기와 소자 배치에 따라 기생 효과가 더해지면서 주파수와 잡음 특성이 다시 달라질 수 있기 때문이다.
공동 연구팀은 이러한 회로 설계와 레이아웃 설계를 AI로 통합해 최적화했다. 회로 설계 단계는 강화학습을 적용해 설계 변수를 바꿔가며 목표 주파수와 성능을 만족하는 조합을 찾도록 했고, 실제 칩 구조를 결정하는 레이아웃 단계는 경사하강법을 이용해 배선 폭과 간격 등 물리적 변수를 개선하는 방향으로 반복 보정하도록 했다.
개발 모델을 테스트한 결과, 기존 자동 설계 방식으로 약 119시간 소요되던 작업을 약 29시간 만에 완료해 76%나 단축했다. 성능 지수(FoM)도 기존 연구 대비 월등히 우수한 결과를 나타냈다.
개발 모델은 전이 학습을 적용해 반도체 나노 공정 노드가 바뀌어도 기존 학습 내용을 바탕으로 설계를 이어갈 수 있다. 65nm 공정을 학습한 AI 모델이라면 40nm나 28nm 공정도 처음 학습 데이터의 약 10%만 추가해 설계 가능하다.
윤희인 교수는 “5G·6G 통신과 AI 칩의 핵심 부품인 주파수 생성 회로의 성능은 높이면서 설계 비용은 크게 낮출 수 있다”며 “중장기적으로 반도체 설계 인력 부족 문제를 해결하고 차세대 공정으로의 전환 속도도 획기적으로 앞당길 수 있는 도구”라고 말했다.
이 연구 성과는 IEEE 반도체회로공학회에서 발행하는 'IEEE 집적회로 및 시스템 설계자동화(TCAD)'에 4월 3일 온라인으로 공개됐다.
울산=임동식기자 dslim@etnews.com
