김정환·정창욱 교수팀, 샛길 '프린지 전류' 지목
해결용 소자 설계 표준도 제시
울산과학기술원(UNIST) 연구진이 반도체 성능 평가 지표에 심각한 오류가 있다는 사실을 밝혀냈다.
김정환·정창욱 UNIST 반도체소재·부품대학원 교수팀(이하 김 교수팀)은 반도체 소자의 주요 성능 지표 가운데 하나인 '전계 효과 전하 이동도(Field-Effect Mobility)'가 소자 구조에 따라 실제보다 최대 30배까지 과도하게 측정될 수 있다는 사실을 규명했다. 이어 문제 해결을 위한 반도체 소자 구조 설계 표준도 제시했다.
전하 이동도는 반도체 내부에서 전하(전류)가 얼마나 빠르고 효율적으로 움직이는지를 나타내는 지표다. 이 수치가 크다는 것은 소자가 더 빠르게 작동하고 전력 소모량은 작다는 것이기에 고성능 반도체 칩 개발의 성패를 가늠하는 중요한 척도로 여겨진다.
김 교수팀은 이번 연구에서 전하 이동도가 산화물 박막트랜지스터(Thin-Film Transistor) 반도체 소자의 기하학적 구조에 따라 최대 30배 이상 과대 측정될 수 있다는 것을 확인했다.
과대 측정의 원인은 '샛길'로 흐르는 '프린지 전류(fringe current)'다. 박막트랜지스터 소자에서 전류는 '소스 전극'으로 들어와 정식 통로인 '채널'을 거쳐 '드레인 전극'으로 빠져나간다. 이 때 채널 폭이 전극보다 훨씬 넓을 경우, 전류는 전극 아래의 본래 통로뿐만 아니라 전극 바깥 주변부(샛길)로 퍼져 흐르는데 이를 '프린지 전류'라 한다.
전하 이동 측정 장비는 이 모든 전류를 합산해 계산하므로 실제보다 부풀려진 결과가 나온다. 고속도로에서 평균 속도를 측정하는데 갓길이나 샛길로 달리는 차량 속도까지 합산해 실제보다 훨씬 빠른 것처럼 착각하게 만드는 것이다.
김 교수팀은 연구팀은 이 문제를 해결하기 위한 박막트랜지스터 소자 설계 표준도 제시했다. 채널 폭을 전극 폭보다 좁게 설계하거나 부득이한 경우에는 전극 폭이 전체 소자 길이(L)보다 12배 이상 크도록(L/W ≤ 1/12) 설계해야 한다는 것이다.
이 기준을 따르면 프린지 전류 영향이 거의 사라져, 실제 이동도와 측정 이동도의 차이는 없어지고 정확한 성능 측정이 가능하다는 것을 실험과 시뮬레이션로 입증했다.
홀 이동도(Hall mobility) 지표를 함께 측정해 전계 효과 이동도와 교차 검증할 것도 권고했다. 홀 이동도는 완성된 소자가 아닌 반도체 박막 물질 자체의 고유 전기적 특성을 측정하는 방식으로, 반도체 소자의 기하학적 구조로 인해 발생하는 오류에서 자유롭다.
김정환 교수는 “소자 성능 측정 오류는 객관적 기술 비교를 불가능하게 해 반도체 산업 전체의 발전을 저해할 수 있다”며 “이를 해결할 수 있는 글로벌 표준을 제시했다는 점에서 의미 있는 연구”라고 말했다.
이번 연구는 미국화학회 에이씨에스나노(ACS Nano) 10월 21일자에 실렸다.
울산=임동식기자 dslim@etnews.com
