TSMC, 3D 반도체 칩 설계 모듈화·간소화 신기술 공개

Photo Image

대만 반도체 위탁생산(파운드리) 기업 TSMC가 3D 반도체 칩 설계 효율성을 향상하고 다양한 제조사의 반도체를 칩렛으로 구현할 수 있는 3D블록스 2.0 기술을 28일 발표했다.

TSMC '개방형 혁신 플랫폼(OIP)' 기술 개발·협업 성과다. 3D 블록스는 TSMC가 지난해 처음 도입한 3D 칩 개방형 표준이다. 칩 설계 솔루션을 모듈화·간소화하는 것을 목표로 한다. 미러링 등 칩렛 디자인 재사용 기능을 지원한다. 칩렛은 반도체 초미세화 한계를 극복하기 위해 인접한 서로 다른 반도체 칩을 연결해 성능을 극대화하는 첨단 패키징 기술이다.

최적화된 설계 솔루션 개발을 위해 주요 반도체설계자동화(EDA) 기업과 협업했다. 다양한 제조사 반도체 칩으로 칩렛 구조를 설계할 수 있는 표준 개발을 담당할 조직도 만들었다. 앤시스, 카덴스, 지멘스, 시높시스 등이 참여한다.

TSMC 3D 패브릭 얼라이언스를 중심으로 메모리, 기판, 테스트, 제조·패키징 등 반도체 산업 전체 분야 혁신도 추진한다. 반도체 설계, 메모리 모듈, 기판 기술과 테스트·제조·패키징 등 다양한 기업이 얼라이언스에 참여하고 있다. TSMC는 모든 고객사가 3D 실리콘 적층과 고급 패키징 기술을 보다 쉽게 활용하도록 지원할 계획이다.

또 인공지능(AI) 발전에 따른 고객사별 고대역폭메모리(HBM) 요구사항 충족을 위해 삼성전자, SK하이닉스, 마이크론 등 주요 메모리 파트너와 긴밀히 협력하고 있다고 밝혔다. 이비덴과 UMTC 등 기판 파트너와 협업, 기판 자동 라우팅을 촉진하는 설계 기술 등으로 생산성 10배 향상을 목표로 EDA 파트너와 3자 협력을 시작했다. 테스트 자동화를 위한 협업도 병행한다.

L.C. 루 TSMC 부사장(펠로우)은 “TSMC는 OIP 생태계 파트너와 협력을 확대하고 있다며 고객사가 차세대 AI·고성능 컴퓨팅(HPC)을 위한 고성능·저전력 효율성에 도달할 수 있도록 지원하고 있다고 말했다.

마크 퓨제리얼 AMD 기술 부문 수석부사장은 “AMD는 차세대 MI300 가속기가 AI·HPC 맞춤형 업계 최고 성능과 메모리 용량·대역폭을 제공할 수 있도록 TSMC와 고급 3D 패키징 기술 관련 긴밀히 협력해왔다”며 “TSMC 3D블록스 생태계가 제품 개발에 도움이 되고 있다”고 평가했다.


박종진 기자 truth@etnews.com


브랜드 뉴스룸