Photo Image
Photo Image
<3D D램 구조. <사진=어플라이드 머티어리얼즈 자료>>

세계 반도체 장비 1위 업체인 어플라이드 머티어리얼즈가 '3D 반도체'를 차세대 반도체 핵심 기술로 점찍었다.

어플라이드 머티어리얼즈는 지난 6일(현지시간) 주주를 대상으로 회사 비전을 설명하는 행사를 열고 새로운 기술과 반도체 트렌드를 소개했다.

행사에서 개리 디커슨 CEO는 3D 반도체의 미래를 상당히 밝게 예측했다. 그는 저장 공간을 수직으로 쌓아올리는 저장장치인 '3D 낸드플래시'를 넘어, 앞으로 많은 반도체 칩이 입체적으로 만들어지는 변곡점이 조만간 올 것이라고 설명했다.

디커슨 CEO는 “모든 것이 3D로 변하고 있다”며 “기존 평면 칩 구조에서 3D D램, 3D 인터커넥트, 게이트올어라운드(GAA) 트랜지스터 등으로 소자 구조가 변할 것”이라고 말했다.

D램의 경우, 셀 내에서 전기를 일시적으로 저장하는 장치인 커패시터를 세로로 놓는 기존 구조를 탈피, 옆으로 눕혀 각 셀을 층층이 쌓아올리는 3D D램이 대세가 될 것으로 예상했다.

GAA 트랜지스터는 게이트에 터널 모양의 와이어를 여러 개 연결해 모든 면에서 전류가 흐르게 하는 3차원 구조다. 기존 3면에서 전류가 흐르는 핀펫 트랜지스터보다 전력이 30% 감소하고, 속도는 15% 증가하는 것이 장점이다. 삼성전자가 3나노 공정으로 개발하는 구조이기도 하다.

칩 패키징 분야에서도 3D 기술이 대세다. 메모리 다이를 여러 층으로 수직으로 쌓아 올리는 고대역폭메모리(HBM)가 대표적이다.

3D 반도체 구조는 어플라이드뿐 아니라 다양한 소자 업체에서 관심을 갖고 있다. 디커슨 CEO의 발표 과정에서 황기현 삼성전자 파운드리사업부 부사장, 샤힌 다할 인텔 부사장 등도 3D 소자 기술의 중요성을 강조했다.

황 부사장은 “삼성전자는 새로운 3D 소자 기술과 소재 기술로 앞으로 수년 동안 기술 우위를 점할 것”이라고 전했다.

문제는 고도의 3D 소자 기술을 도입하면서 발생하는 기회비용이다. 칩 성능은 좋아지지만 공정 수와 설계 기술은 한층 더 복잡해지기 때문이다. 최근 20나노(㎚) 공정에서 5나노 이하 기술 고도화가 이뤄지면서 공정 스텝 수가 두 배 이상 늘어났다.

Photo Image
<공정 스텝수 효율화를 가져올 수 있는 어플라이드 머티어리얼즈 장비. <사진=어플라이드 머티어리얼즈>>

어플라이드는 공정 효율화를 모색하면서 수율을 높일 수 있는 시스템을 강구한다. 증착 공정의 경우 화학증착기법(CVD), 원자층증착법(ALD)과 계측 등 7개 스텝을 처리할 수 있는 단일 장비로 효율성을 극대화한다. 공정 시간 단축은 물론 미세 회로 공정에서 오염도 최소화할 수 있다. 또 최신 E빔 계측 장비, 머신러닝 기술 도입으로 생산성을 높인다는 계획이다.

한편 어플라이드는 반도체 시장 성장과 신기술 도입에 힘입어 2024년까지 회사 매출이 크게 성장할 것으로 기대했다. 회사는 2024년 매출 목표가 2020년보다 55% 성장한 267억달러(약 30조원)라고 밝혔다.

강해령기자 kang@etnews.com