대만 TSMC가 6나노 공정 구현에 나선다. 최근 5나노 공정 설계 인프라를 발표한 데 이어, 잇따라 미세공정 포트폴리오를 확대했다. 파운드리 업계에 미세 공정을 선점하기 위한 '나노 전쟁'이 가열됐다.
17일 업계에 따르면 TSMC는 최근 7나노 극자외선(EUV) 공정 '위험 생산(risk production)'에서 얻은 기술을 바탕으로 6나노 공정도 확보했다.
위험 생산은 고객사로부터 승인을 받기 전 시범적으로 가동하는 것으로, 양산에 돌입하기 위한 과정의 일환이다. TSMC는 자사 6나노 공정이 7나노 공정보다 18% 가량 집적 회로 밀도를 높일 수 있다고 설명했다. 6나노 공정용 설계 인프라가 따로 필요하지 않은 것도 특징이다.
TSMC는 7나노 공정 설계 방식과 호환이 될 수 있어 회사가 구축해놓은 디자인 인프라를 재사용할 수 있다는 것도 장점으로 꼽았다.
TSMC 관계자는 “최소의 자원 변경으로도 고객사들이 최상의 이윤을 창출할 수 있을 것으로 보인다”고 말했다.
6나노 공정 위험 생산은 2020년 1분기께 이뤄질 것으로 보인다.
TSMC 측은 “인공지능(AI), 5G 인프라, GPU, 고성능 컴퓨팅 제품 제작에 쓰일 것으로 예상된다”고 밝혔다.
최근 TSMC, 삼성전자 등 파운드리 업체들은 치열한 미세공정 공방으로 시스템 반도체 고객사 모시기에 주력하고 있다.
TSMC가 5나노 공정 디자인 인프라를 구축했다고 발표한 데 이어, 삼성전자도 5나노 공정 개발을 완료하고 이달 중 7나노 공정 제품을 출하하겠다고 발표했다. 삼성전자는 내년까지 3나노 공정 기술을 확보하겠다는 전략이다.
특히 삼성전자가 독보적인 1위 자리를 달리고 있던 TSMC 자리를 위협하고 있는 점이 눈에 띈다. 삼성전자의 올 1분기 파운드리 시장 점유율은 19.1%로 지난해 상반기(7.4%)보다 12%포인트나 올랐다. 반면 TSMC는 지난해 상반기 56.1% 점유율을 기록했지만, 올 1분기 8%포인트 하락한 48.1%로 집계됐다.
강해령기자 kang@etnews.com
