반도체 부품소재 전문기업 네패스(회장 이병구)의 팬아웃 웨이퍼레벨패키지(WLP) 공정 기술이 적용 분야를 넓혀가며 업계의 주목을 받고 있다. 기존 패키징 공정 대비 원가 경쟁력이 높고 하나의 패키지에 여러 개 칩을 넣는 시스템인패키지(SiP)가 가능해 효율성이 높다는 평가다.
14일 업계에 따르면 네페스는 올 11월 양산을 시작한 차량용 반도체를 시작으로 스마트폰용 RF스위칭 모듈과 지문인식, 광학손떨림방지(OIS) 등에 팬아웃 WLP 적용을 두고 고객사와 논의하고 있다.
WLP는 반도체 패키지 공정의 일종으로 칩을 조립용 인쇄회로기판(PCB)이 아닌 실리콘 웨이퍼에 직접 실장하는 기술이다. 조립용 PCB를 사용하지 않는 만큼 제조 원가가 낮아지는 것은 물론이고 얇은 두께와 우수한 방열기능 등의 장점이 있다.
특히 구리 재배선 층(RDL·redistribution layer)을 칩 바깥으로 형성하는 팬아웃(Fan-out) 형태를 적용해 집적도를 높였다. 팬아웃은 RDL이 칩 안쪽에 형성된 팬인(Fan-in) 형태에 비해 더 많은 입출력단자(I/O)를 배선할 수 있다.
팬아웃 WLP 관련 지식재산을 확보한 네패스는 지난 5년간 연구개발 끝에 독자적인 양산 공정을 개발했다. 회사 측은 팬아웃 WLP를 적용하면 기존 QFN(Quad Flat Package) 대비 16분의1 수준으로 칩 크기를 줄일 수 있다고 밝혔다.
국내외 업체에서 팬아웃 WLP에 관심을 보이면서 적용분야가 점차 확대될 전망이다.
지난 11월부터 차량용 반도체 양산을 시작해 새해 해외 고객사에 납품이 이뤄질 예정이며 일본 업체와 논의 중인 스마트폰용 RF스위칭 모듈도 개발 마무리 단계다. 아직 초기 단계지만 지문인식 센서와 스마폰용 OIS도 팬아웃 WLP를 도입하는 방안을 각각 고객사와 논의 중이다.
네패스 관계자는 “다양한 분야의 고객사와 팬아웃 WLP 적용 논의를 진행하고 있다”며 “새해부터 본격적인 도입과 양산이 진행되면 매출 신장의 견인차 역할을 할 것”으로 기대했다.
박정은기자 jepark@etnews.com
