전자기기에 기능은 늘어나면서 크기는 오히려 줄어드는 길이 열렸다. 국내 연구팀이 반도체 용량을 획기적으로 증가시킬 수 있는 ‘10nm이하 초미세회로 패턴 제작’ 기술을 개발했기 때문이다. 난제로 여겨지던 10nm이하 초미세회로 패턴 제작을 해결해 극초소형 반도체 제작이 활기를 띨 전망이다.
미래창조과학부는 기초과학연구원의 김상욱 KAIST 교수팀과 글로벌프론티어사업의 권세훈 부산대 교수팀이 10nm이하 초미세회로 패턴 제작에 성공했다고 1일 밝혔다.
지금까지 10nm이하의 미세회로 패턴 제작은 기술적 한계로 구현이 어려웠다. 10nm이하 패턴은 반도체에 전자회로를 일정하게 그려 넣기 위한 틀로 적용하기 힘들었다. 권세훈 교수는 “현재 공정에서는 폴리머를 이용해 10nm 이하 미세회로 패턴 제작을 할 수는 있지만 폴리머 두께가 너무 얇아져 틀 역할을 할 수 없다”고 설명했다.
연구팀은 원자층증착법을 이용해 10nm 초미세회로 패턴제작 기술을 개발했다. 원자증착법은 복잡한 3차원 구조에서도 두께 균일도가 가능하고 박막 증착온도가 낮아 대면적 박막 증착이 가능한 기술이다. 연구팀은 10nm 크기로 정렬된 패턴을 만든 뒤 5nm 두께의 매우 얇고 평탄한 산화알루미늄층을 원자층증착법으로 형성했다. 그 후 선택적 제거를 통해 최종적으로 5nm의 산화알루미늄 초미세 패턴을 형성했다. 형성된 산화알루미늄 초미세 패턴을 마스크로 활용해 개발에 성공했다.
이번 연구로 반도체 생산이 대폭 늘어나고 전자기기는 소형화 될 전망이다. 기존 공정이 20nm에 머물러 있었기 때문에 5nm로 줄어들면 기존 반도체 생산량의 3~4배 정도가 증가한다. 전자기기에 들어가는 메모리 크기가 줄어들어 자연스럽게 전자기기 크기도 작아질 전망이다. 메모리 크기가 대폭 줄어들면 다양한 메모리 소자를 전자기기에 넣을 수 있어 기능은 늘어나는 장점이 있다.
권세훈 교수는 “이번 기술은 반도체 생산의 증가와 전자기기 소형화에 큰 역할을 할 것”이라고 강조했다.
연구결과는 기초연의 기초연구와 글로벌프론티어의 원천연구와의 융합연구로 재료과학분야 학술지인 ‘어드밴스드 펑셔널 머터리얼스(Advanced Functional Materials) 4월 6일 온라인 판에 게재됐다.
전지연기자 now21@etnews.com
