ST마이크로, CMP와 45nm CMOS 공정기술 실현

ST마이크로일렉트로닉스(www.st.com)와 CMP (Circuits Multi Projects)가 CMOS 45nm 공정기술을 실현했다.

45nm CMOS 공정기술의 도입은 대학에서 65nm 및 90nm와 같은 이전 CMOS 기술 세대를 이용할 수 있게 한 성공적인 협력을 바탕으로 구축되었다. 일례로, 지금까지 100개 이상의 대학들 (유럽 60%, 북미 및 아시아 40%)이 ST의 65nm 벌크 CMOS 공정기술을 위한 설계 규칙 및 설계 키트를 받았다.

또한 ST와 CMP는 학계를 위한 CMP의 기술 포트폴리오에 ST의 SOI 프로세스 기반 CMOS 65nm를 추가했다. SOI 기판 상에 설계된 디바이스는 벌크 기판을 이용한 동일한 디자인보다 훨씬 더 높은 성능과 낮은 전력 소비를 나타낸다. 뿐만 아니라 SOI 기술은 방사선에 더 강하여, 우주 애플리케이션 등에 더 적합하다.

CMP의 베르나르 쿠르트와 (Bernard Courtois) 이사에 의하면 최근 몇 년 사이에 생산된 CMOS 디바이스의 수가 급격히 증가했다. 예를 들어 2007년에 90nm CMOS로 설계된 총 회로수는 거의 100% 증가하였다. 2007년에 91개 회로였던 것에 비해서 2006년에는 57개, 2005년에는 32개였다. 또한 대부분의 유수 대학들이 이제 65nm로 디자인을 준비하고 있다.