동부아남, 130나노급 반도체설계표준화시스템 개발

동부아남반도체(대표 윤대근 http://www.dsemi.com)는 미국 반도체 설계 툴(EDA)업체인 시놉시스와 공동으로 0.13㎛(130나노)급 반도체 설계 표준화 시스템을 개발했다고 1일 밝혔다.

　이번 개발한 설계 표준화 시스템은 팹리스 반도체설계업체들이 0.13㎛급 이상의 초집적 반도체를 설계할 때 발생하는 신호 충돌·노이즈 등 문제를 최소화하는 것으로, 반도체 칩 디자인의 안정화와 설계 시간 단축 효과가 있다.

　0.13㎛급 미세가공기술은 국내 주요 팹리스들이 내년부터 주력 제품 양산에 적용할 것으로 예상되는 공정이다.

　동부아남반도체는 올해 초부터 이 공정으로 전환을 서두르고 있으며, 이미 국내외 주요 고객사들의 제품을 0.13㎛으로 (파운드리) 서비스하고 있다.

　이번 설계 표준화 시스템은 이동통신용 저전력 칩 생산에 적합하게 개발된 것이 특징이다. 또 임베디드 메모리 지적재산(IP)업체인 미국 비라지로직사의 다중 문턱 전압(Multiple Threshold Voltage) 기술을 채택, 전류의 양과 속도를 반도체의 설계에 맞춰 고객이 다양하게 선택할 수 있도록 했다.

　동부아남반도체 측은 “이 시스템은 반도체를 설계할 때 발생하는 신호의 혼선(Signal Integrity)과 신호 충돌로 인해 전송 신호의 양이 감소(Cross Talk)하는 것을 계산했으며, 전력소모를 최소화할 수 있도록 개발됐다”며 “최근 시장이 급격히 성장하고 있는 모바일기기용 칩을 중심으로 고객들에게 한 단계 높은 파운드리 서비스를 제공할 수 있게 됐다”고 밝혔다.

　

심규호기자@전자신문, khsim@