[SEDEX KOREA 2000]관련세미나-반도체 패키징 기술 현황

둘째날인 26일에는 한일 반도체패키징 기술 세미나가 개최된다.

이번 기술 세미나에는 한국·일본에서 각각 5명의 전문가가 참여해 현재 관심분야인 플립칩(filp chip)분야 기술을 비롯해 칩스케일패키지(CSP)관련 기술 등 총 10개 분야에 대해 발표하게 된다.

한국측에서는 삼성전자·현대전자·LG전자·앰코테크놀로지코리아 등이 참가해 고밀도·다층 패키지와 인쇄회로기판(PCB)의 효율적인 노이즈(noise) 분석, PCB공정에서의 전기증착, 웨이퍼 레벨의 CSP 등을 소개하며 일본측에서는 「IMAPS일본(Japan)」의 세이이치 덴다 회장을 비롯한 도시바·NEC·히타치 전문가들이 참석해 일본의 패키징 기술을 설명한다.

특히 현대전자에서 발표하는 웨이퍼 레벨 CSP에서는 이 방식의 필요성과 장점에 대해 소개한다.

저비용·초소형 패키지 크기 및 우수한 열 특성으로 구분되는 웨이퍼 레벨 패키지는 현재 입출력(I/O) 및 소형 칩에만 한정되지만 향후 풋프린트(foot print) 표준화를 통해 D램, S램 및 대형 디바이스에도 채택 가능하다는 게 현대전자의 설명이다.

일본측에서는 마사오 세가와 도시바 연구원이 「소형 카메라 모듈에 적용된 플립칩 연결기술」을 선보인다.

도시바에서 선보이는 기술은 얇고 작은 소형 카메라 모듈 제작을 위한 두가지의 반도체 칩 본딩(bonding) 방식이다.

본딩 방식 중 하나는 이미지 센서의 패키지 크기를 줄여주는 테이프온글라스(TOG:Tape On Glass)고 다른 하나는 디지털시그널프로세서용 플립칩 본딩 방식이다.

이번 패키징 기술 세미나는 현재 한일간의 패키징 기술 수준을 파악하는 좋은 기회가 될 것으로 보인다.

<김인구기자 clark＠etnews.co.kr>