과기연, 상온 동작 반도체 양자점 트랜지스터 제작

　차세대 꿈의 반도체소자로 기대되는 상온 동작 반도체 양자점 트랜지스터가 국내연구진에 의해 개발됐다.

　한국과학기술연구원 정보전자연구부 김용·김은규 박사팀은 고려대 황성우 교수팀, 한국과학기술원 신형철 교수팀과 공동으로 지난 96년부터 3년여의 연구개발 끝에 최근 나노구조 반도체 양자점을 이용한 단전자 터널링 트랜지스터(SET:Single Electron Transistor)를 제작, 상온에서 동작시키는 데 성공했다고 11일 밝혔다.

　김 박사팀이 개발한 단전자 터널링트랜지스터 제작기술은 반도체 에피층 성장장치인 분사선 에피성장장치나 유기금속화학증착장치 또는 화학기상증착장치를 이용한 반도체 양자점 자발형성성장기법(유리에 물방울이 맺히는 원리를 이용한 증착방법)을 활용, 인듐비소나 실리콘양자점을 갈륨비소 및 실리콘산화막에 직접 형성시킨 후 전자선 묘화장치로 30∼40㎚ 정도의 간격을 갖는 금속전극을 형성해 한 개의 양자점이 전극들 사이에 위치하도록 제작하는 기법으로 단 한 번의 묘화기법으로 단전자소자 제작이 가능하고 공정이 간단한 게 특징이다.

　단전자 터널링 현상은 단 한 개의 전자가 양자점에 들어가고 나가는 물리적인 현상으로 이를 상온에서 실현하기 위해서는 양자점의 크기를 실리콘의 경우 10㎚ 이하로 형성시켜야 하는데 그동안 제작된 단전자 터널링 트랜지스터의 경우 실리콘웨이퍼에 50㎚ 정도를 전자선 묘화방법으로 패터닝(Patterning)한 것으로 77K(섭씨 영하 1백96도)의 저온에서만 동작됐다.

　김은규 박사는 『이번에 개발한 기술은 수백만개의 전자가 모여 하나의 트랜지스터를 이루는 기존 반도체와는 달리 하나의 전자가 곧 바로 트랜지스터라는 의미』라며 『이는 차세대 테라비트(10¹²비트=1천G비트)급 기억소자 제작에 필요한 중요한 원천기술』이라고 말했다. 김 박사는 특히 『창의연구사업인 양자정보처리연구단과 상호협력해 양자점 트랜지스터들을 집적시키는 집적회로기술을 개발해 나갈 계획』이라고 밝혔다.

　김 박사팀은 이 기술을 미국 전문학회지인 「어플라이드 피직스」지에 발표한 데 이어 국내 특허를 출원중이다.

　이에 앞서 한국과학기술원 이귀로·홍성철 교수와 충북대 최중범 교수팀은 지난해 국내 처음으로 전자선 직접묘화 방법을 이용한 선폭 50㎚ 이하의 단선 패터닝을 기반으로 한 저온 SOI(Silicon On Insulator)단전자 터널링 트랜지스터 제작에 성공한 바 있다.

<정창훈기자 chjung@etnews.co.kr>