PLD "세대교체" 빨라진다

　향후 프로그래머블로직디바이스(PLD)시장을 이끌어 갈 차세대 PLD 아키텍처 기술이 최근 속속 공개됨에 따라 PLD 제품의 세대교체 움직임도 점차 가속화되고 있다.

　최근 알테라·자일링스 등 세계 주요 PLD업체들은 기존의 PLD 성능을 획기적으로 향상시킬 수 있는 「버텍스(Virtex)」나 「에이펙스(APEX)」 등과 같은 차세대 PLD 아키텍처 기술을 잇따라 발표하고 이를 채택한 양산 제품도 실제 선보이는 등 차세대 시장에 대한 본격적인 공략에 나섰다.

　특히 최근 공개된 차세대 PLD 아키텍처 기술은 기존 제품보다 집적도를 10배 이상 높여 최대 2백만 게이트 용량까지 지원할 수 있고 1백60㎒ 이상의 빠른 시스템 성능을 구현함으로써 그동안 출시된 각종 ASIC 관련 제품들 중 가장 경쟁력 있는 디바이스로 자리잡게 될 것이라는 게 PLD업계의 주장이다.

　이런 가운데 자일링스가 지난달 전격 선보인 버텍스는 1백만 게이트급의 대용량 필드프로그래머블게이트어레이(FPGA) 제품으로 다양한 고속 메모리 인터페이스 기능을 통해 내부 및 외부 메모리 블록들과 원활한 접속을 보장하며 푸시 버튼 기능 등 시스템 레벨의 설계에 필요한 각종 애플리케이션도 지원한다.

　5만에서 1백만 게이트 용량까지 총 9개 모델로 구성되는 버텍스는 이달부터 1백만 게이트급 「XCV1000」 제품과 30만 게이트급 「XCV300」의 본격적인 공급을 시작으로 내년 상반기까지 모든 제품이 잇따라 출시될 예정이다.

　또다른 PLD 공급업체인 알테라는 차세대 PLD 아키텍처로 LUT(Look Up Table)·P-Term 블록(Product Term Block)·RAM EABs(Embedded Array Block) 등의 3가지 구조를 하나의 PLD에 통합한 멀티코어 구조의 「APEX20K」 제품을 내년 상반기에 본격 출시할 계획이다.

　특히 알테라는 「APEX20K」 출시에 대응, 1백만 게이트급 이상의 고집적 PLD 설계를 지원하는 제4세대 PLD 개발 소프트웨어인 「쿼터스(Quartus)」도 내년 1·4분기부터 본격 공급할 계획이다.

　PLD업계 한 관계자는 『이러한 새로운 아키텍처의 등장으로 PLD시장은 속도 및 성능면에서 한차원 발전된 형태를 띠게 됐으며 이를 통해 무선 통신 및 컴퓨터 분야에서 다양한 시스템 기능을 하나의 디바이스에 통합이 가능, PLD 사용 영역이 현재보다 더욱 확대될 것』으로 내다봤다.

<주상돈 기자>