日히타치, D램·논리회로 혼재기술 개발

일본의 히타치제작소가 선폭 0.5미크론의 미세가공기술을 이용한 D램과 논리회로의 혼재기술을 개발했다. 또 이 기술을 활용해 8M비트 D램과 1초동안6.4GB의 데이터전송이 가능한 3차원화상칩을 혼재한 IC試作品도 개발, 기본동작을 확인했다고 14일 「日本經濟新聞」등 외신이 보도했다.

D램과 논리회로의 혼재기술에서는 전송속도의 향상과 고집적성을 동시에실현하는 것이 과제인데 히타치는 독자적으로 개발한 모듈설계방식으로 이문제를 해결했다고 밝혔다. 이 방식은 2백56K비트를 한 단위로 최대 16M비트까지 용량의 자유도를 크게 높이는 것이다. 또 同期간에 데이터의 읽기쓰기가 가능한 최대 1천24개의 입출력선을 갖춰 최대 1초동안에 12.8GB의 데이터전송이 가능하다.

이번에 기본동작을 확인한 것은 약 1백22평방mm의 칩에 투명한 물체등을표현하는 3차원컴퓨터화상용 회로와 8M비트 D램을 집적한 것. 동작주파수는1백MHz이고 전원전압은 3.3V이다.

이 기술은 미국 하와이에서 현재 열린 VLSI회로심포지엄에서 발표됐다.

D램·논리회로 혼재IC에서는 미쓰비시電機가 오는 8월부터 양산에 나설 계획이어서 앞으로 대형 반도체업체를 중심으로 개발경쟁이 뜨거워질 것으로보인다.

<신기성 기자>