전체메뉴 검색창 열기 / 닫기
닫기

'3진법 반도체' 상용화 성큼…UNIST 연구팀, 웨이퍼에 최초 구현

발행일2019.07.17 15:03

차세대 반도체 기술로 주목받는 '3진법 반도체' 상용화에 우리나라가 한 발 다가섰다. 국내 연구진이 3진법 반도체를 실리콘 웨이퍼에 구현하는데 성공했다.

현재 반도체는 2진법(0, 1)을 기반으로 하고 있다. 반면 3진법은 0, 1, 2 값으로 정보를 처리해 계산 속도가 빠르고 소비 전력도 낮출 수 있을 것으로 기대를 모은다.

울산과학기술원(UNIST)은 17일 전기전자컴퓨터공학부 김경록 교수 연구팀이 '3진법 금속-산화막-반도체(Ternary Metal-Oxide-Semiconductor)'를 대면적 실리콘 웨이퍼에서 구현하는데 성공하고, 세계적 학술지 네이처일렉트로닉스(Nature Electronics)에 연구결과를 발표했다고 밝혔다.

산업계에서는 고성능 반도체 개발이 매년 숙제다. 인공지능·자율주행·사물인터넷 등으로 데이터가 급속도로 증가하는 추세에 발맞춰 대량의 정보를 빠르게 처리할 수 있도록 반도체 성능을 향상시켜야 한다. 그러면서도 소비전력은 개선을 해야 해 그동안 업계는 반도체 집적도를 높이는 방식으로 이 문제에 대응했다.

'3진법 반도체'는 기존과 다른 접근 방식이다. 지금까지 반도체는 2진법으로 정보를 처리했다. 그러나 3진법은 0, 1, 2 값으로 정보를 다뤄, 반도체가 처리해야 할 정보의 양이 줄어 계산 속도가 빠르고 그에 따른 소비전력도 낮출 수 있다. 일례로 숫자 128을 표현할 때 2진법으로는 8개의 비트(bit, 2진법 단위)가 필요하지만 3진법으로는 5개의 트리트(trit, 3진법 단위)만 있으면 된다.

3진법 반도체 개념이 나온 건 오래됐다. 그동안 3진법 반도체에 대한 연구결과도 다수 발표된 바 있다. 이번 김경록 교수 연구팀의 성과는 실리콘 웨이퍼에 직접 구현했다는 데 있다. 3진법 반도체 상용화 가능성을 앞당긴 것이다.

연구팀은 삼성전자 90나노와 130나노 공정을 이용했고 200㎜ 웨이퍼를 사용했다. 소비전력 급증의 주요 원인 중 하나인 누설 전류의 양에 따라 정보를 3진법으로 처리한 게 핵심 원리다.

김경록 교수는 “이번 연구결과는 기존의 2진법 반도체 소자 공정 기술을 활용해 초절전 3진법 반도체 소자와 집적회로 기술을 구현했을뿐 아니라 대면적으로 제작해 3진법 반도체의 상용화 가능성까지 보여줬다는 것에 큰 의미가 있다”고 말했다.

삼성전자는 삼성은 2017년 9월 삼성미래기술육성사업으로 이번 연구를 선정해 지원했다. 연구팀은 향후 삼성의 28나노 공정을 이용, 300㎜ 웨이퍼에 3진법 반도체를 구현할 계획이다.

Photo Image<김경록 교수 연구팀>

윤건일 전자/부품 전문기자 benyun@etnews.com



주요뉴스